



LPC2114 / 2124

单芯片16/32位微控制器; 128/256 kB ISP / IAP
闪存与10位ADC

2007年12月6日至10日

产品数据表

1. 一般描述

LPC2114 / 2124基于具有实时仿真的16/32位ARM7TDMI-S CPU和嵌入式跟踪支持, 以及128/256 kB嵌入式高速闪存记忆. 一个128位宽的存储器接口和一个独特的加速器架构使能以最大时钟速率执行32位代码. 对于关键代码大小的应用程序, 可选的16位Thumb模式将代码减少了30%以上, 而且代码极少表现惩罚.

凭借其紧凑的64引脚封装, 低功耗, 各种32位定时器, 4通道10位ADC, PWM通道和46条高速GPIO线路, 最多可连接9个外部这些微控制器的中断引脚特别适用于工业控制, 医疗系统, 访问控制和销售点. 具有广泛的串行通信接口, 它们也非常适合于通信网关, 协议转换器嵌入式软调制解调器以及许多其他通用应用.

备注: 在整个数据表中, 术语LPC2114 / 2124将适用于带有没有/ 00或/ 01的后缀. / 00或/ 01将被用于区分从其他设备只在必要时.

2. 特征

2.1 LPC2114 / 2124/01器件带来的主要特性

I 快速GPIO端口使端口引脚的切换速度比原始设备快3.5倍.

它们还允许在任何时候读取端口引脚, 而不管其功能如何.

I ADC的专用结果寄存器减少了中断开销. ADC是

配置数字I / O功能时, 容许5V电压.

我 UART0 / 1包括小数波特率发生器, 自动波特率和

握手流量控制完全在硬件中实现.

I 缓冲SSP串行控制器, 支持SPI, 4线SSI和Microwire格式.

I SPI可编程数据长度和主模式增强.

我 多样的代码读取保护 (CRP) 使不同的安全级别成为可能

实现. LPC2114 / 2124/00也提供该功能.

I 通用定时器可以作为外部事件计数器运行.

2.2 所有设备通用的主要特点

我 采用微型LQFP64封装的16/32位ARM7TDMI-S微控制器.

我的 16 kB片内静态RAM.

- I 128/256 kB片内闪存程序存储器. 128位宽的接口/加速器使能
 高速60 MHz操作.
- I 在系统编程 (ISP) 和在应用程序编程 (IAP) 通过片上
 引导程序软件. Flash编程每512 B行需要1 ms. 单个部门或
 全芯片擦除需要400毫秒.
- I EmbeddedICE-RT接口支持断点和观察点. 中断服务
 例程可以继续执行, 而前台任务调试与
 片上RealMonitor软件.
- 嵌入式跟踪宏单元 (ETM) 支持非侵入式高速实时跟踪
 的指令执行.
- I 四通道10位ADC, 转换时间低至2.44µs.
- I 两个32位定时器 (四个捕捉和四个比较通道), PWM单元 (六个
 输出), 实时时钟 (RTC) 和看门狗.
- I 多串行接口, 包括两个UART (16C550), 快速I2C总线 (400 kbit/s) 和
 两个SPI.
- I 可编程片上锁相的最大CPU时钟频率为60 MHz
 循环与100的建立时间 微秒.
- 向量中断控制器, 带有可配置的优先级和向量地址.
- I 多达四十六个5V容差的通用I/O引脚. 多达九个边缘或水平敏感
 外部中断引脚可用.
- I 工作范围为1 MHz至30 MHz的片上晶体振荡器.
- I 两种低功耗模式, 空闲和掉电.
- I 处理器通过外部中断从掉电模式中唤醒.
- I 单独启用/禁用外围功能以优化功耗.
- 我 双电源:
 - N CPU工作电压范围为1.65 V至1.95 V (1.8 V±0.15 V).
 - N 耐压I/O焊盘的3.0 V至3.6 V (3.3 V±10%) 的I/O电源范围.
- 16/32位ARM7TDMI-S处理器.

3. 订购信息

表格1. 订购信息


型号	包		
	名称	描述	版
LPC2114FBD64	LQFP64	塑料低密度四面体包装; 64导联; 身体 10 ×10×1.4毫米	SOT314-2
LPC2114FBD64 / 00	LQFP64	塑料低密度四面体包装; 64导联; 身体 10 ×10×1.4毫米	SOT314-2
LPC2114FBD64 / 01	LQFP64	塑料低密度四面体包装; 64导联; 身体 10 ×10×1.4毫米	SOT314-2
LPC2124FBD64	LQFP64	塑料低密度四面体包装; 64导联; 身体 10 ×10×1.4毫米	SOT314-2
LPC2124FBD64 / 00	LQFP64	塑料低密度四面体包装; 64导联; 身体 10 ×10×1.4毫米	SOT314-2
LPC2124FBD64 / 01	LQFP64	塑料低密度四面体包装; 64导联; 身体 10 ×10×1.4毫米	SOT314-2

3.1 订购选项

表2 订购选项				
型号	闪存	内存	快速的GPIO / SSP增强 UART, ADC, 计时器	温度范围
LPC2114FBD64	128 kB	16 kB	没有	-40°C至+85°C
LPC2114FBD64 / 00	128 kB	16 kB	没有	-40°C至+85°C
LPC2114FBD64 / 01	128 kB	16 kB	是	-40°C至+85°C
LPC2124FBD64	256 kB	16 kB	没有	-40°C至+85°C
LPC2124FBD64 / 00	256 kB	16 kB	没有	-40°C至+85°C
LPC2124FBD64 / 01	256 kB	16 kB	是	-40°C至+85°C




4. 框图



5. 固定信息

5.1 钉住



(1) 对于带/不带/ 00和/ 01的设备，引脚配置是相同的。

图2. 引脚配置

5.2引脚说明

表3. 引脚描述

符号	销	类型	说明
P0 [0]至 P0 [31]		I / O	端口0是一个32位双向I / O端口，每个位都有独立的方向控制。 端口0引脚的操作取决于通过引脚选择的引脚功能连接块。端口0的引脚26和31不可用。
P0 [0] / TXD0 / PWM1	19	Ø	TXD0 - UART0的发送器输出。
		Ø	PWM1 - 脉宽调制器输出1。
P0 [1] / RXD0 / PWM3 / EINT0	21	—世	RXD0 - UART0的接收器输入。
		Ø	PWM3 - 脉宽调制器输出3。
		—世	EINT0 - 外部中断0输入。
P0 [2] / SCL / CAP0 [0]	22	I / O	SCL - I2 C总线时钟输入/输出。漏极开路输出（符合I2 C总线）。
		—世	CAP0 [0] - 定时器0，通道0的捕捉输入。
P0 [3] / SDA / MAT0 [0] / EINT1	26	I / O	SDA - I2 C总线数据输入/输出。漏极开路输出（符合I2 C总线）。
		Ø	MAT0 [0] - 定时器0的匹配输出，通道0。
		—世	EINT1 - 外部中断1输入。
P0 [4] / SCK0 / CAP0 [1]	27	I / O	SCK0 - SPI0的串行时钟。主时钟输出或从时钟输入。
		—世	CAP0 [1] - 定时器0，通道1的捕捉输入。
P0 [5] / MISO0 / MAT0 [1]	29	I / O	MISO0 - SPI0的从器件主输出。数据输入到SPI主机或数据输出来自SPI从机。
		Ø	MAT0 [1] - 定时器0，通道1的匹配输出。
P0 [6] / MOSI0 / CAP0 [2]	三十	I / O	MOSI0 - SPI0的主控输出。SPI主器件或数据输入的数据输出到SPI从机。
		—世	CAP0 [2] - 定时器0，通道2的捕捉输入。
		—世	SSEL0 - 从机选择SPI0。选择SPI接口作为从机。
P0 [7] / SSEL0 / PWM2 / EINT2	31	Ø	PWM2 - 脉宽调制器输出2。
		—世	EINT2 - 外部中断2输入。
		—世	CTS1 - UART1的清除发送输入。
P0 [8] / TXD1 / PWM4	33	Ø	TXD1 - UART1的发送器输出。
		Ø	PWM4 - 脉宽调制器输出4。
P0 [9] / RXD1 / PWM6 / EINT3	34	—世	RXD1 - UART1的接收器输入。
		Ø	PWM6 - 脉宽调制器输出6。
		—世	EINT3 - 外部中断3输入。
P0 [10] / RTS1 / CAP1 [0]	35	Ø	RTS1 - 请求发送UART1的输出。
		—世	CAP1 [0] - 定时器1捕获输入，通道0。
P0 [11] / CTS1 / CAP1 [1]	37	—世	CTS1 - UART1的清除发送输入。
		—世	CAP1 [1] - 定时器1，通道1的捕捉输入。
P0 [12] / DSR1 / MAT1 [0]	38	—世	DSR1 - UART1的数据设置就绪输入。
		Ø	MAT1 [0] - 定时器1的匹配输出，通道0。
P0 [13] / DTR1 / MAT1 [1]	39	Ø	DTR1 - UART1的数据终端就绪输出。
		Ø	MAT1 [1] - 定时器1，通道1的匹配输出。
P0 [14] / DCD1 / EINT1	41	—世	DCD1 - UART1的数据载波检测输入。
		—世	EINT1 - 外部中断1输入。

注：RESET为低电平时，该引脚为低电平，强制片上引导程序执行复位后部件的控制。

表3. 引脚说明 ...继续

符号	销	类型说明
P0 [15] / RI1 / EINT2	45	—世 RI1 - UART1的振铃指示器输入. —世 EINT2 - 外部中断2输入.
P0 [16] / EINT0 / MAT0 [2] / CAP0 [2]	46	—世 EINT0 - 外部中断0输入. Ø MAT0 [2] - 定时器0, 通道2的匹配输出. —世 CAP0 [2] - 定时器0, 通道2的捕捉输入.
P0 [17] / CAP1 [2] / SCK1 / MAT1 [2]	47	—世 CAP1 [2] - 定时器1, 通道2的捕捉输入. I/O SCK1 - SPI1 / SSP [1]的串行时钟. SPI主时钟输出或输入到 奴隶. Ø MAT1 [2] - 定时器1, 通道2的匹配输出.
P0 [18] / CAP1 [3] / MISO1 / MAT1 [3]	53	—世 CAP1 [3] - 定时器1, 通道3的捕捉输入. I/O MISO1 - SPI1 / SSP [1]的主输入从输出.数据输入到SPI主机或数据 SPI从器件的输出. Ø MAT1 [3] - 定时器1, 通道3的匹配输出.
P0 [19] / MAT1 [2] 54 MOSI1 / CAP1 [2]	54	Ø MAT1 [2] - 定时器1, 通道2的匹配输出. I/O MOSI1 - SPI1 / SSP [1]的主输出从器件.从SPI主机或数据输出数据 输入到SPI从机. —世 CAP1 [2] - 定时器1, 通道2的捕捉输入.
P0 [20] / MAT1 [3] 55 SSEL1 / EINT3	55	Ø MAT1 [3] - 定时器1, 通道3的匹配输出. —世 SSEL1 - SPI1 / SSP [1]的从机选择.选择SPI接口作为从机. —世 EINT3 - 外部中断3输入.
P0 [21] / PWM5 / CAP1 [3]	10	PWM5 - 脉宽调制器输出5. —世 CAP1 [3] - 定时器1, 通道3的捕捉输入.
P0 [22] / CAP0 [0] / MAT0 [0]	21	CAP0 [0] - 定时器0, 通道0的捕捉输入. Ø MAT0 [0] - 定时器0的匹配输出, 通道0.
P0 [23]	3	I/O 通用双向数字端口
P0 [24]	五	I/O 通用双向数字端口
P0 [25]	9	I/O 通用双向数字端口
P0 [27] / AIN0 / CAP0 [1] / MAT0 [1]	11	—世 AIN0 - ADC, 输入0.该模拟输入始终连接到其引脚. —世 CAP0 [1] - 定时器0, 通道1的捕捉输入. Ø MAT0 [1] - 定时器0, 通道1的匹配输出.
P0 [28] / AIN1 / CAP0 [2] / MAT0 [2]	13	—世 AIN1 - ADC, 输入1.该模拟输入始终连接到其引脚. —世 CAP0 [2] - 定时器0, 通道2的捕捉输入. Ø MAT0 [2] - 定时器0, 通道2的匹配输出.
P0 [29] / AIN2 / CAP0 [3] / MAT0 [3]	14	—世 AIN2 - ADC, 输入2.该模拟输入始终连接到其引脚. —世 CAP0 [3] - 定时器0, 通道3的捕捉输入. Ø MAT0 [3] - 定时器0, 通道3的匹配输出.
P0 [30] / AIN3 / EINT3 / CAP0 [0]	15	—世 AIN3 - ADC, 输入3.该模拟输入始终连接到其引脚. —世 EINT3 - 外部中断3输入. —世 CAP0 [0] - 定时器0, 通道0的捕捉输入.
P1 [0]到P1 [31]		I/O 端口1是一个32位双向I/O端口, 每个位都有独立的方向控制. 端口1引脚的操作取决于通过引脚选择的引脚功能 连接块.端口1的引脚0至15不可用.

表3. 引脚说明 ...继续

符号	销	类型说明	
P1 [16] / TRACEPKT0	16	Ø	跟踪数据包, 位0.内部上拉的标准I / O端口.
P1 [17] / TRACEPKT1	12	Ø	跟踪数据包, 位1.具有内部上拉的标准I / O端口.
P1 [18] / TRACEPKT2	8	Ø	跟踪数据包, 位2.内部上拉的标准I / O端口.
P1 [19] / TRACEPKT3	4	Ø	跟踪数据包, 位3.具有内部上拉的标准I / O端口.
P1 [20] / TRACESYNC	48	Ø	跟踪同步.标准I / O端口, 内部上拉. 注: RESET为低电平时, 该引脚为低电平, 使引脚P1 [25:16]工作跟踪端口复位后.
P1 [21] / PIPESTAT0	44	Ø	流水线状态, 位0.内部上拉的标准I / O端口.
P1 [22] / PIPESTAT1	40	Ø	管道状态位1.具有内部上拉的标准I / O端口.
P1 [23] / PIPESTAT2	36	Ø	管道状态位2.具有内部上拉的标准I / O端口.
P1 [24] / TRACECLK	32	Ø	跟踪时钟.标准I / O端口, 内部上拉.
P1 [25] / EXTIN0	28	一世	外部触发输入.具有内部上拉的标准I / O.
P1 [26] / RTCK	24	I / O	返回测试时钟输出.额外的信号添加到JTAG端口.协助调试器处理器频率变化时的同步.内部双向引脚拉起. 注: RESET为低电平时, 该引脚为低电平, 使P1 [31:26]引脚工作调试端口复位后.
P1 [27] / TDO	64	Ø	测试JTAG接口的数据.
P1 [28] / TDI	60	一世	测试JTAG接口的数据.
P1 [29] / TCK	56	一世	JTAG接口的测试时钟.这个时钟必须比 1 慢 / 6的CPU时钟 (CCLK) 为JTAG接口来操作.
P1 [30] / TMS	52	一世	测试模式选择JTAG接口.
P1 [31] / TRST	20	一世	JTAG接口的测试复位.
NC	10		引脚没有连接.
重启	57	一世	外部复位输入.该引脚上的低电平会复位器件, 从而导致I / O端口和外围设备采取其默认状态, 处理器执行从开始地址为0. TTL具有迟滞, 5V容差.
XTAL1	62	一世	输入到振荡器电路和内部时钟发生器电路.
XTAL2	61	Ø	振荡器放大器的输出.
V SS	6, 18, 25, 一世 42, 50		接地: 0 V参考.
V SSA	59	一世	模拟地; 0 V参考.这应该名义上与V SS相同的电压, 但应隔离, 以尽量减少噪音和错误.
V SSA (PLL)	58	一世	PLL模拟地; 0 V参考.这应该名义上是相同的电压V SS, 但应隔离, 以尽量减少噪音和错误.
V DD (1V8)	17, 49	一世	1.8 V核心电源.这是内部电路的电源电压.

表3. 引脚说明 ...继续

符号	销	类型说明
V DDA (1V8)	63	一世 模拟1.8 V核心电源;这是内部的电源电压电路. 这应该是名义上与V DD (1V8) 相同的电压, 但应该是隔离以最小化噪声和错误.
V DD (3V3)	23, 43, 51	一世 3.3 V焊盘电源;这是I / O端口的电源电压
V DDA (3V3)	7	一世 模拟3.3 V焊盘电源;这应该是名义上相同的电压V DD (3V3), 但应隔离, 以减少噪音和错误

[1] SSP接口仅适用于LPC2114 / 01和LPC2124 / 01.



6. 功能说明

有关LPC2114 / 2124系统和外围功能的详细信息，请参阅以下部分。

6.1 体系结构概述

ARM7TDMI-S是一个通用的32位微处理器，提供高性能性能和非常低的功耗。ARM架构基于精简指令集计算机（RISC）原理，以及指令集和相关解码机制比微程序复杂的机制简单得多。指令集计算机。这种简单的结果是高的指令吞吐量。令人印象深刻的实时中断响应来自一个小而经济高效的处理器内核。

流水线技术被用来处理和存储系统的所有部分可以连续运行。通常，当一条指令正在被执行时，它的后继者正在被解码，并且正在从存储器中取出第三条指令。

ARM7TDMI-S处理器还采用了独特的架构策略Thumb，这使其非常适合具有内存的大容量应用程序。限制或代码密度成为问题的应用程序。

Thumb背后的关键思想是超级简化的指令集。从本质上讲，ARM7TDMI-S处理器有两个指令集：

- 标准的32位ARM设置。
- 一个16位的拇指集。

Thumb set的16位指令长度允许它接近两倍的密度标准的ARM代码，同时保留了ARM的大部分性能优势。传统的16位处理器使用16位寄存器。这是可能的，因为拇指代码在与ARM代码相同的32位寄存器集上运行。

Thumb代码能够提供ARM的代码大小的65%，和160%的代码与16位内存系统连接的等效ARM处理器的性能。

6.2 片内闪存程序存储器

LPC2114 / 2124分别包含128 kB和256 kB闪存存储器系统。该存储器可用于代码和数据存储。闪存编程内存可以通过几种方式来完成。它可以通过编程在系统中串行端口。应用程序也可以擦除和/或编程闪光灯。应用程序正在运行，为数据存储领域的固件提供了极大的灵活性。升级等。当使用片上引导程序时，闪存的容量为120 kB和248 kB可用于用户代码。

LPC2114 / 2124闪存提供最少100000次的擦写周期。20年的数据保留。

片上引导程序（修订版1.60）提供了代码读取保护（CRP）。LPC2114 / 2124片上闪存。当CRP使能时，JTAG调试端口并且访问片上RAM或闪存的ISP命令被禁用。

但是，ISP闪存擦除命令可以随时执行（不管是否执行CRP打开或关闭）。通过擦除完整的片上用户闪存来去除CRP。在CRP关闭的情况下，通过JTAG和/或ISP完全访问芯片被恢复。

6.3 片内静态RAM

代码和/或数据存储可以使用片上静态RAM。SRAM可能是以8位，16位和32位访问。LPC2114 / 2124提供16 kB的静态RAM。

6.4 内存映射

LPC2114 / 2124存储器映射包含几个不同的区域，如图所示图3。

另外，CPU中断向量可以被重新映射以允许它们驻留在任何一个中闪存（默认）或片上静态RAM。这在6.17节中描述“系统控制”。






图3. LPC2114 / 2124内存映射

6.5中断控制器

向量中断控制器（VIC）接受所有的中断请求输入并将它们分类为快速中断请求（FIQ），向量中断请求（IRQ）和通过可编程设置定义的非向量IRQ.可编程分配方案意味着来自各种外设的中断的优先级可以是动态的分配和调整。

快速中断请求（FIQ）具有最高的优先级.如果分配了多个请求到FIQ，VIC将产生FIQ信号的请求结合到ARM处理器.当只有一个请求被分类为FIQ时，可以实现最快的FIQ延迟，因为FIQ服务程序可以简单地开始处理该设备.但如果更多地给FIQ类分配一个请求，FIQ服务程序可以读取一个字从VIC中确定哪个FIQ源正在请求中断。

向量IRQ具有中等优先级,可以分配16个中断请求到这个类别.任何中断请求都可以分配给16个矢量中的任何一个IRQ插槽, 其中插槽0的优先级最高, 插槽15的最低.

非向量IRQ的优先级最低.

维也纳国际中心将来自所有向量化和非向量化IRQ的要求结合起来生成将IRQ信号发送给ARM处理器. IRQ服务程序可以通过读取一个从维也纳国际中心登记并跳到那里.如果有任何向量化的IRQ请求, VIC提供最高优先级的请求IRQs服务例程的地址, 否则它提供一个默认例程的地址, 这个例程被所有的非矢量所共享的IRQ.默认例程可以读取另一个VIC寄存器来查看激活的IRQ.

6.5.1中断源

表4列出了每个外设功能的中断源.每个外围设备都有一个中断线连接到矢量中断控制器, 但可能有几个内部中断标志.单个中断标志也可以代表多个中断标志中断源.

表4 中断源		
块	旗 (县)	VIC频道#
WDT	看门狗中断 (WDINT)	0
-	仅保留用于软件中断	1
ARM核心	EmbeddedICE, DbgCommRx	2
ARM核心	EmbeddedICE, DbgCommTx	3
定时器0	匹配0 - 3 (MR0, MR1, MR2, MR3) 捕获0 - 3 (CR0, CR1, CR2, CR3)	4
定时器1	匹配0 - 3 (MR0, MR1, MR2, MR3) 捕获0 - 3 (CR0, CR1, CR2, CR3)	五
UART0	接收线路状态 (RLS) 发送保持寄存器空 (THRE) 可用的Rx数据 (RDA) 字符超时指示符 (CTI)	6
UART1	接收线路状态 (RLS) 发送保持寄存器空 (THRE) 可用的Rx数据 (RDA) 字符超时指示符 (CTI) 调制解调器状态中断 (MSI)	7
PWM0	匹配0 - 6 (MR0, MR1, MR2, MR3, MR4, MR5, MR6)	8
我 2 C-bus	SI (状态改变)	9
SPI0	SPIF, MODF	10
SPI1和SSP [1]	SPIF, MODF和TXRIS, RXRIS, RTRIS, RORRIS	11
PLL	PLL锁定 (PLOCK)	12
R T C	RTCCIF (计数递增), RTCALF (报警)	13

表4 中断源 ...继续

块	旗（县）	VIC频道#
系统控制	外部中断0（EINT0）	14
	外部中断1（EINT1）	15
	外部中断2（EINT2）	16
	外部中断3（EINT3）	17
ADC	ADC	18

[1] SSP接口仅适用于LPC2114 / 01和LPC2124 / 01.

6.6引脚连接块

引脚连接模块允许微控制器的选定引脚具有多个引脚功能.配置寄存器控制多路复用器以允许连接引脚和片上外设.外设应连接到适当的引脚.在被激活之前以及在任何相关的中断被使能之前,任何活动应该考虑未映射到相关引脚的外设功能.理解过程科幻定义.

6.7通用并行I / O（GPIO）和快速I / O

未连接到特定外设功能的器件引脚由并行I / O寄存器.引脚可以动态配置为输入或输出.分离寄存器允许同时设置或清除任意数量的输出.的值.输出寄存器可以被读回，以及端口引脚的当前状态.

6.7.1特性

- 位级设置和清除寄存器允许一个指令集或清除任意数量的指令集位在一个端口.
- 个别位的方向控制.
- 单独控制输出设定并清除.
- 复位后，所有I / O默认为输入.

6.7.2添加了快速GPIO寄存器组的功能
仅LPC2114 / 2124/01

- 将 快速GPIO寄存器重新定位到ARM本地总线，以实现尽可能快的I / O定时，使端口引脚比早期的LPC2000器件快3.5倍.
- 掩码寄存器允许将端口位组作为一组，留下其他位不变.
- 所有快速GPIO寄存器都是字节可寻址的.
- 整个端口值可以写入一条指令.
- 端口可以通过传统的寄存器组（GPIO）或者其他的组来访问提供加速端口访问的寄存器（快速GPIO）.

6.8 10位ADC

每个LPC2114 / 2124都包含一个10位逐次逼近模拟至数字转换器具有四个多路复用通道.

6.8.1 特性

- 测量范围0 V至3 V.
- 能够每秒执行超过400000个10位采样.
- 用于单个或多个输入的突发转换模式.
- 输入引脚或定时器匹配信号转换时可选.
- 每个模拟输入都有一个专用的结果寄存器, 以减少中断开销.
- 每次模拟输入都会在转换完成后产生一个中断.

6.8.2 ADC功能仅适用于LPC2114 / 2124/01

- 每个模拟输入都有一个专用的结果寄存器, 以减少中断开销.
 - 每次模拟输入都会在转换完成后产生一个中断.
- 当配置为数字I/O功能时, ADC焊盘的容差为5V.

6.9 UART

LPC2114 / 2124每个都包含两个UART.除了标准的发送和接收数据线, UART1还提供了一个完整的调制解调器控制握手接口.

6.9.1 特性

- 16 B接收和发送FIFO.
- 注册地点符合16C550行业标准.
- 接收器FIFO触发点指向1 B, 4 B, 8 B和14 B

内置分数波特率发生器, 覆盖广泛的波特率, 需要特殊值的外部晶体.

- 传输FIFO控制可以实现软件 (XON / XOFF) 流控制两个UART.
- UART1配有标准调制解调器接口信号. 这个模块也是全面支持硬件流量控制 (auto-CTS / RTS) .

6.9.2仅适用于LPC2114 / 2124/01的UART功能

与之前的LPC2000微控制器相比, LPC2114 / 2124/01中的UART引入两个UART的分数波特率发生器, 使这些微控制器实现标准的波特率, 如115200 Bd以及任何高于2 MHz的晶体频率. 另外, 自动CTS / RTS流控功能在硬件上完全实现.

分数波特率发生器使标准波特率如115200 Bd成为可能以任意高于2 MHz的晶体频率实现.

- 自动bauding.

Auto-CTS / RTS流控完全采用硬件实现.

6.10 I²C总线串行I/O控制器

I²C总线是一个双向总线, 用于IC间控制, 只使用两条线: 一个串行时钟线 (SCL) 和串行数据线 (SDA). 每个设备都被一个唯一的地址识别并且可以作为仅接收器设备 (例如LCD驱动器或具有接收器的发射器) 来操作

接收和发送信息（如内存）的能力。变送器和/或接收器可以在主模式或从模式下工作，具体取决于芯片是否有发起数据传输或只处理。I²C总线是一个多主总线；有可能由连接到它的多个总线主控制器控制。

在LPC2114 / 2124中实现的I²C总线支持高达400 kbit / s的比特率（快速I²C总线）。

6.10.1特性

- 标准I²C总线兼容接口。
- 易于配置为主站，从站或主站/从站。
- 可编程时钟允许多种速率控制。
- 主站和从站之间的双向数据传输。
- 多主总线（没有中央主站）。
- 同时传输主机之间的仲裁，而不会串行损坏公交车上的数据。
- 串行时钟同步允许具有不同比特率的设备进行通信一个串行总线。
- 串行时钟同步可用作握手机制来暂停和恢复串口传输。
- I²C总线可用于测试和诊断目的。

6.11 SPI串行I / O控制器

LPC2114 / 2124每个都包含两个SPI。SPI是一个全双工串行接口，旨在能够处理连接到给定总线的多个主设备和从设备。只要在给定的数据期间，单个主站和单个从站可以在接口上进行通信转让。在数据传输期间，主设备总是向从设备发送一个字节的数数据。从机总是向主机发送一个字节的数数据。

6.11.1特性

- 符合串行外设接口（SPI）规范。
- 同步，串行，全双工通信。
- 组合的SPI主机和从机。
- 最大数据比特率为1 / 8的输入时钟频率。

6.11.2仅在LPC2114 / 2124/01中提供的功能

- 每帧8至16位。
- 在主模式下使用SPI接口时，不需要SSEL_n引脚（可以是用于不同的功能）。

6.12 SSP控制器（仅限LPC2114 / 2124/01）

备注：该外设仅在LPC2114 / 2124/01中提供。

SSP是一个控制器，可以在SPI，4线SSI或Microwire总线上运行。它可以与公共汽车上的多个主人和奴隶进行交互。只有一个主人和一个人从站可以在给定的数据传输期间在总线上进行通信。数据传输在原理全双工，从主机到主机的4到16位数据帧奴隶和从奴隶到主人。

虽然SSP和SPI1外设共享相同的物理引脚，但不可能这两个外设同时有效。应用程序可以打开从SPI1到SSP的回传。

6.12.1特性

- 兼容摩托罗拉的SPI，德州仪器的4线SSI和National半导体的Microwire巴士。
- 同步串行通信。
- 主机或从机操作。
- 用于发送和接收的8帧FIFO。
- 每帧4至16位。

6.13 通用计时器

定时器被设计为计数外设时钟（PCLK）的周期和可选根据四个指定的定时器值产生中断或执行其他操作。匹配寄存器。它还包括四个捕捉输入，以在输入时捕捉定时器值信号转换，可选地产生一个中断。可以选择多个引脚执行单个捕获或匹配功能，提供具有“或”和“和”的应用程序以及其中的“广播”功能。

6.13.1特性

- 带有可编程32位预分频器的32位定时器/计数器。
- 每个定时器有四个32位捕捉通道，可以捕捉定时器值的快照。当输入信号转换时，捕捉事件也可以选择生成一个打断。
- 四个32位匹配寄存器，允许：
 - 匹配时可选中断产生的连续操作。
 - 与可选中断产生相匹配的停止定时器。
 - 与可选中断产生相匹配的复位定时器。

每个定时器对应于匹配寄存器的四个外部输出，具体如下功能：

- 匹配时设置为低。
- 匹配时置高。
- 切换匹配。
- 对比赛什么也不做。

6.13.2仅适用于LPC2114 / 2124/01的特性

- 定时器可以对外设时钟 (PCLK) 或外部提供的周期进行计数时钟。
- 在对外部提供的时钟周期进行计数时, 只需定时器的一个捕获可以选择输入作为定时器的时钟. 这样一个时钟的速度是有限的 $PCLK / 4$. 所选CAP输入的高电平/低电平持续时间不能缩短比 $1 / (2PCLK)$.

6.14看门狗定时器

看门狗的目的是在合理的数量内复位微控制器时间, 如果它进入了一个错误的状态. 启用时, 看门狗将生成一个系统如果用户程序未能在预定的时间内“喂”(或重新加载) 看门狗, 则复位多少时间.

6.14.1特性

- 如果不定期重新加载芯片, 则内部复位芯片.
- 调试模式.
- 由软件启用, 但需要硬件复位或看门狗复位/中断禁用.
- 如果启用, 错误/不完整的进纸顺序会导致复位/中断.
- 标志表示看门狗复位.
- 带有内部预分频器的可编程32位定时器.
- 从 $(T_{cy}(PCLK) \times 256 \times 4)$ 到 $(T_{cy}(PCLK) \times 2^{32} \times 4)$ 的倍数的 可选时间段 $TPC(PCLK) \times 4$.

6.15实时时钟

RTC旨在提供一组计数器来测量正常或空闲时的时间操作模式被选中. RTC被设计为使用很少的权力, 使之成为可能适用于CPU不连续运行的电池供电系统 (空闲模式) .

6.15.1特性

- 测量时间的流逝来维护日历和时钟.
- 超低功耗设计, 支持电池供电系统.
- 提供秒, 分钟, 小时, 月份, 年份, 星期几和日期年.
- 可编程参考时钟分频器允许调整RTC以适应各种情况晶体频率.

6.16脉宽调制器

虽然PWM是基于标准的定时器模块，并继承了它的所有功能。只有PWM功能在LPC2114 / 2124上被固定。计时器被设计为计数外设时钟周期（PCLK），并可选择产生中断或执行。当发生指定的定时器值时，基于七个匹配寄存器的其他动作。该PWM功能也基于匹配寄存器事件。

分别控制上升沿和下降沿位置的能力使PWM成为可能用于更多的应用程序。例如，多相电机控制通常需要三个非重叠的PWM输出，可单独控制所有三个脉冲宽度位置。

两个匹配寄存器可用于提供单边沿控制的PWM输出。一个匹配寄存器（MR0）通过在匹配时重置计数来控制PWM周期速率。另一个匹配寄存器控制PWM边沿位置。额外的单边受控PWM输出每个只需要一个匹配寄存器，因为重复速率是所有PWM输出都相同。多个单边控制的PWM输出都将有一个在每个PWM周期的开始时，当发生MR0匹配时，会出现上升沿。

可以使用三个匹配寄存器来提供双边控制的PWM输出。再次，MR0匹配寄存器控制PWM周期速率。其他匹配寄存器控制两个PWM边沿位置。额外的双边控制PWM输出因为所有PWM的重复率都是相同的，所以每个只需要两个匹配寄存器输出。

利用双边沿控制的PWM输出，特定的匹配寄存器控制上升沿和下降沿输出的下降沿。这允许正向PWM脉冲（当上升时边沿发生在下降沿之前），负向PWM脉冲（下降沿时）边缘出现在上升沿之前）。

6.16.1特性

- 七个匹配寄存器允许多达六个单边控制或三个双边受控的PWM输出或两种类型的混合。
- 匹配寄存器还允许：
 - 匹配时可选中断产生的连续操作。
 - 与可选中断产生相匹配的停止定时器。
 - 与可选中断产生相匹配的复位定时器。
- 支持单边控制和/或双边控制PWM输出。单边沿控制的PWM输出在每个周期的开始时都会变为高电平，除非输出是一个恒定的低。双边控制的PWM输出可以有边沿发生在一个周期内的任何位置。这允许正面和负面正在发出脉冲。
- 脉冲周期和宽度可以是任意数值的计时器计数。这允许完成灵活性在决议和重复率之间的权衡。所有PWM输出将以相同的重复率发生。
- 双边控制的PWM输出可以编程为正向或负向脉冲。

- 匹配寄存器更新与脉冲输出同步，以防止产生错误的脉冲。软件必须在发布之前“释放”新的匹配值有效。
- 如果PWM模式未使能，可以用作标准定时器。
- 带有可编程32位预分频器的32位定时器/计数器。

6.17 系统控制

6.17.1 晶体振荡器

该振荡器支持1 MHz至30 MHz范围内的晶体。振荡器输出频率称为 f_{osc} ，ARM处理器的时钟频率称为CCLK。速率方程的目的等 f_{osc} 和CCLK是相同的值，除非PLL是运行和连接。有关更多信息，请参见第6.17.2节“PLL”。

6.17.2 PLL

PLL接受10 MHz至25 MHz范围内的输入时钟频率。输入用电流控制将频率倍增至10MHz至60MHz的范围内。振荡器（CCO）.乘数可以是1到32的整数值（实际上，在这个微控制器家族中乘数值不能高于6 CPU的频率限制）。CCO的工作频率范围为156 MHz至320 MHz。在循环中还有一个额外的分频器，以将CCO保持在其频率范围内。PLL正在提供所需的输出频率。输出分频器可能被设置为分频通过2,4,8或16来产生输出时钟。由于最小输出分频器值为2，确保PLL输出具有50%的占空比。PLL被关闭在芯片复位后旁路，可能由软件启用。该计划必须配置并激活PLL，等待PLL锁定，然后连接到PLL时钟源。PLL建立时间是100 微秒。

6.17.3 复位和唤醒定时器

LPC2114 / 2124的复位有两个来源：RESET引脚和看门狗复位。该RESET引脚是带附加毛刺滤波器的施密特触发器输入引脚。芯片的声明任何信号源的复位启动唤醒定时器（见下面的唤醒定时器说明），导致内部芯片复位保持有效，直到外部复位无效为止，振荡器正在运行，固定数量的时钟已经过去，片上闪存控制器已完成其初始化。

当内部复位被移除时，处理器开始在地址0执行是复位向量。那时，所有的处理器和外设寄存器都已经被使用了初始化为预定值。

唤醒定时器确保芯片所需的振荡器和其他模拟功能操作在处理器被允许执行指令之前是全功能的。这个在上电时重要，所有类型的重置，以及上述任何时候功能因任何原因被关闭。由于振荡器和其他功能被转动在掉电模式下，处理器从掉电模式中唤醒使用唤醒计时器。

唤醒定时器监视晶体振荡器作为检查它的方法
安全地开始代码执行.当芯片通电或有事件发生时
芯片要退出掉电模式, 需要一段时间才能使振荡器产生一个
足够幅度的信号来驱动时钟逻辑.时间的长短取决于
许多因素, 包括VDD斜率(在通电的情况下), 晶体的类型
及其电气特性(如果使用石英晶体)以及任何其他外部电路
电路(例如电容器)以及现有振荡器本身的特性
环境条件.

6.17.4代码安全(代码读取保护 - CRP)

LPC2114 / 2124/01的这个功能允许用户启用不同级别的安全性
在系统中这样就可以访问片上闪存和使用JTAG和ISP
限制.在需要的时候, 通过编程一个特定的模式来调用CRP
专用的闪光灯位置. IAP命令不受CRP的影响.

代码读取保护有三个级别.

CRP1禁止通过JTAG访问芯片, 并允许部分闪存更新(不包括
闪存扇区0)使用有限的一组ISP命令.当CRP是时, 这个模式是有用的
需要和闪存更新是必要的, 但所有的部门不能被删除.

CRP2禁止通过JTAG访问芯片, 只允许全闪存擦除和更新
使用缩减的一组ISP命令.

选择级别CRP3运行一个应用程序将完全禁用任何访问芯片通过
JTAG引脚和ISP.该模式也可以使用P0 [14]引脚有效地禁止ISP覆盖.它
取决于用户的应用程序以提供(如果需要的话)使用IAP的闪存更新机制
调用或调用reinvoke ISP命令来启用通过UART0进行闪存更新.

警告



如果选择了三级代码读取保护(CRP3), 则不能进行未来的工厂测试
在设备上执行.

备注: 没有suffix / 00或/ 01的设备只有相当于的安全级别
CRP2可用.

6.17.5外部中断输入

LPC2114 / 2124包含多达9个边沿或电平敏感的外部中断输入
可选引脚功能.当引脚组合时, 可以处理外部事件
作为四个独立的中断信号.外部中断输入可以选择使用
唤醒处理器从掉电模式.

6.17.6存储器映射控制

存储器映射控制改变了出现的中断向量的映射
从地址0x0000 0000开始.向量可以被映射到片上的底部
闪存或片上静态RAM.这允许代码在不同的内存中运行
空间来控制中断.

6.17.7 功率控制

LPC2114 / 2124支持两种降低功耗模式：空闲模式和掉电模式。在空闲模式下，指令执行暂停，直到复位或中断发生。外设功能在空闲模式下继续运行，并可能产生中断以使处理器恢复执行。空闲模式消除了使用的电源处理器本身，内存系统和相关的控制器以及内部总线。

在掉电模式下，振荡器关闭，芯片不接收内部时钟。处理器状态和寄存器，外设寄存器和内部SRAM值是保持整个掉电模式，并保持芯片输出引脚的逻辑电平静态的。掉电模式可以终止，正常操作也可以恢复。一个复位或某些特定的中断，可以在没有时钟的情况下工作。因为全部芯片动态操作暂停，掉电模式降低芯片功耗消费几乎为零。

外围设备功率控制功能允许单独的外设关闭。它们在应用程序中是不需要的，从而节省额外的电力。

6.17.8 APB总线

APB分频器确定处理器时钟（CCLK）与处理器时钟之间的关系。时钟由外围设备（PCLK）使用。APB分配器有两个目的。第一个是通过APB总线为外设提供所需的PCLK，以便它们可以在为ARM处理器选择的速度。为了达到这个目的，APB总线可能是减慢到 $1/2$ 到 $1/4$ 的处理器时钟频率。因为APB公共汽车必须工作在启动时正确地进行（如果自APB以来它的工作时间不能工作，则其时间不能改变分频器控制寄存器驻留在APB总线上），复位时的默认条件是APB巴士运行在 $1/4$ 的处理器时钟频率。APB分配器的第二个目的当应用程序不需要任何外设来运行时，可以节省功耗完整的处理器速率。由于APB分频器连接到PLL输出，即PLL在空闲模式下保持激活（如果正在运行）。

6.18 仿真和调试

LPC2114 / 2124支持通过JTAG串口进行仿真和调试。跟踪端口允许跟踪程序执行。调试和跟踪功能只能与多路复用端口1上的GPIO。这意味着所有的通信，定时器和接口外设驻留在端口0在开发和调试阶段是可用的。当应用程序在嵌入式系统中运行时。

6.18.1 EmbeddedICE

标准ARM EmbeddedICE逻辑提供片上调试支持。调试目标系统需要一台运行调试软件的主机，EmbeddedICE协议转换器。EmbeddedICE协议转换器转换远程调试协议命令到访问ARM内核所需的JTAG数据。

ARM内核具有内置的调试通信通道功能。调试通信通道允许运行在目标上的程序与之通信。主机调试程序或另一个独立的主机，而不停止程序流程甚至是进入调试状态。调试通信通道作为a访问协处理器14由程序运行在ARM7TDMI-S内核上。调试

通信通道允许JTAG端口用于发送和接收数据而不会影响正常的程序流.调试通信通道数据和控制寄存器映射到EmbeddedICE逻辑中的地址.

JTAG时钟(TCK)必须小于1
界面进行操作.

$\frac{1}{6}$ 的CPU时钟(CCLK)为JTAG

6.18.2 嵌入式跟踪

由于LPC2114 / 2124具有大量的片上存储器,所以不可能通过观察外部引脚来确定处理器内核是如何工作的.该ETM为深度嵌入式处理器内核提供实时跟踪功能.它输出有关处理器执行到跟踪端口的信息.

ETM直接连接到ARM内核,而不是连接到主AMBA系统总线.它跟踪信息压缩并通过一个狭窄的跟踪端口输出.一个外部的跟踪端口分析器必须在软件调试器控制下捕获跟踪信息.指令跟踪(或PC跟踪)显示处理器的执行流程,并提供一个所有执行的指令清单.指令跟踪被显著压缩通过只广播分支地址以及一组指示状态信号管道状态逐周期的基础上.跟踪信息的产生可以被控制通过选择触发资源.触发资源包括地址比较器,计数器和定序器.由于跟踪信息被压缩软件调试器需要正在执行的代码的静态图像.自修改的代码不能被跟踪由于这个限制.

6.18.3 RealMonitor

RealMonitor是由ARM公司开发的一个可配置的软件模块实时调试.这是一个轻量级的调试监视器,在用户的后台运行调试他们的前台应用程序.它使用DCC(调试通信信道),这是存在于EmbeddedICE逻辑.该LPC2114 / 2124包含一个专门配置的RealMonitor软件片上闪存.

7. 限制值

表5 限制值
根据绝对最大额定值系统 (IEC 60134) .[1]

符号	参数	条件	敏	马克斯	单元
V DD (1V8)	电源电压 (1.8 V)		[2] -0.5	+2.5	V
V DD (3V3)	电源电压 (3.3 V)		[3] -0.5	+3.6	V
V DDA (3V3)	模拟电源电压 (3.3 V)		-0.5	+4.6	V
V IA	模拟输入电压		-0.5	+5.1	V
V我	输入电压	5 V容限I / O引脚	[4]-[5]-0.5	6.0	V
		其他I / O引脚	[4]-[6]-0.5	V DD (3V3) + 0.5 V	
我 DD	电源电流		[7]-[8] -	100	嘛
我是 SS	接地电流		[8]-[9] -	100	嘛
T j	结温		-	150	C
T stg	储存温度		[10] -65	+150	C
P tot (pack)	总功耗 (每包)	基于封装热量转移, 而不是设备电源消费	-	1.5	w ^
V esd	静电放电电压	人体模型	[11]		
		所有的引脚	-2000	+2000	V
		机器模型	[12]		
		所有的引脚	-200	+200	V

[1] 以下适用于表5:

- a) 本产品包含专门设计用于保护其内部设备免受过度损坏影响的电路. 静电荷. 尽管如此, 建议采取传统的预防措施以避免施加大于额定的最大值.
- b) 除非另有说明, 参数在整个工作温度范围内均有效. 所有电压都是相对于V SS的, 除非另有说明.

[2] 内部铁路.

[3] 外部铁路.

[4] 包括三态模式下的输出电压.

[5] 仅在V DD (3V3) 电源电压存在时有效.

[6] 不超过4.6 V.

[7] 每个电源引脚.

[8] 峰值电流限制在相应最大电流的25倍.

[9] 每个地脚.

[10]取决于包装类型.

[11]人体模型: 相当于通过1.5 k放电100 pF电容 Ω 串联电阻.

[12]机器模型: 相当于通过0.75放电200 pF电容器 μ H线圈和一个10 Ω 串联电阻.

8. 静态特性

表6 静态特性
T amb = -40°C至+ 85°C工业应用，除非另有规定。

符号	参数	条件	敏	典型[1]	马克斯	单元
V DD	(1V8电源电压 (1.8 V)		[2] 1.65	1.8	1.95	V
V DD	(3V3电源电压 (3.3 V)		[3] 3.0	3.3	3.6	V
V DDA	(3V3) 模拟电源电压 (3.3V)		2.5	3.3	3.6	V
标准端口引脚，RESET，RTCK						
我 IL	低态输入电流	V I = 0V; 没有拉动	-	-	3	μA
我 IH	高态输入电流	V I = V DD (3V3) ; 没有拉下来	-	-	3	μA
我 OZ	断态输出电流	V O = 0V; V O = V DD (3V3) ; 没有上拉/下拉	-	-	3	μA
我 锁定	I / O闭锁电流	- (0.5V DD (3V3)) <V I < (1.5V DD (3V3)) ; T j <125°C	100	-	-	嘛
V 我	输入电压		[4] [5] [6] 0	-	5.5	V
V O	输出电压	输出激活	0	-	V DD (3V3)	V
V IH	高态输入电压		2.0	-	-	V
V IL	低态输入电压		-	-	0.8	V
V hys	滞后电压		-	0.4	-	V
V OH	高态输出电压	我 OH = -4毫安	[7] V DD (3V3) - 0.4	-	-	V
V OL	低态输出电压	我 OL = 4毫安	[7] -	-	0.4	V
我 哦	高态输出电流	V OH = V DD (3V3) -0.4V	[7] - 4	-	-	嘛
我 OL	低态输出电流	V OL = 0.4V	[7] 4	-	-	嘛
我 OHS	高态短路输出电流	V OH = 0V	[8] -	-	-45	嘛
我 OLS	低态短路输出电流	V OL = V DD (3V3)	[8] -	-	50	嘛
我 pd	下拉电流	V I = 5V	[9] 10	50	150	μA
我 pu	上拉电流	V I = 0V	[10] -15	-50	-85	μA
		V DD (3V3) <V I <5V	[9] 0 0	-	0	μA
功耗LPC2114，LPC2114 / 00，LPC2124，LPC2124 / 00						
我 DD (行动) 模式电源电流		V DD (1V8) = 1.8 V; CCLK = 60MHz; T amb = 25°C; 码而 (1) {} 从闪电执行; 所有通过启用外设 PCONP [44] 寄存器但不是配置运行	- 6 0	-	-	嘛
我 DD (pd) 掉电模式电源当前		V DD (1V8) = 1.8 V; T amb = 25°C	- 1 0	-	-	μA
		V DD (1V8) = 1.8 V; T amb = 85°C	-	110	500	μA

表6 静态特性 ...继续
T amb = -40°C至+ 85°C工业应用，除非另有规定。


符号	参数	条件	敏	Typ [4]	马克斯	单元
功耗LPC2114 / 01和LPC2124 / 01						
我 DD (行动动模式电源电流	V DD (1V8) = 1.8 V; CCLK = 60MHz; T amb = 25°C; 码 而 (1) {} 从闪电执行;所有 通过启用外设 PCONP [44]寄存器但不是 配置运行	- 4 0	-	-	嘛	
我 DD (空闲空模式电源电流	V DD (1V8) = 1.8 V; CCLK = 60MHz; T amb = 25°C; 从闪电执行;所有 通过启用外设 PCONP [44]寄存器但不是 配置运行	-	6.5	-	嘛	
我 DD (pd)掉电模式电源 当前	V DD (1V8) = 1.8 V; T amb = 25°C	- 1 0	-	-	μA	
	V DD (1V8) = 1.8 V; T amb = 85°C	-	-	180	μA	
我 2个 C总线引脚						
V IH	高态输入电压		0.7V DD (3V3) -V			
V IL	低态输入电压		-	-	0.3 V DD (3V3) V	
V hys	滞后电压		-	0.5 V DD (3V3) -V		
V OL	低态输出电压	I OLS = 3 mA	[7] -	-	0.4 V	
我 李	输入漏电流	V I = V DD (3V3)	[1 2] - 2		4 μA	
		V I = 5V	-	10 22	μA	
振荡器引脚						
V i (XTAL1输入电压引脚XTAL1			0	-	1.8 V	
V o (XTAL2) 引脚上的输出电压 XTAL2			0	-	1.8 V	

[1] 典型的评级不保证.列出的数值是在室温下 (25°C) °C)，额定电源电压。
[2] 内部铁路。
[3] 外部铁路。
[4] 包括三态模式下的输出电压。
[5] V DD (3V3) 电源电压必须存在。
[6] 当V DD (3V3) 接地时，三态输出进入三态模式。
[7] 所有供电线路中的电压降为100 mV。
[8] 只允许一小段时间。
[9] V I = 4.5 V时的 最小条件，V I = 5.5 V时的最大条件。
[10]适用于P1 [25:16]。
[11]见 LPC2114 / 2124/2212/2214用户手册。
[12]对V SS。

表7 **ADC静态特性**
VDDA = 2.5 V至3.6 V，除非另有规定; T amb = -40°C至+ 85°C，除非另有说明. ADC频率
4.5 MHz.

符号	参数	条件	敏	典 型	马克斯	单元
V IA	模拟输入电压		0	-	V DDA	V
C ia	模拟输入 电容		-1			pF的
E D	微分线性 错误		[1] [2] [3] -		±1	LSB
E L (adj)	积分非线性		[1] [4] -		±2	LSB
E O	偏移错误		[1] [5] -		±3	LSB
E G	获得错误		[1] [6] -		±0.5	%
E T	绝对错误		[1] [7] -		±4	LSB

- [1] 条件: V SSA = 0V, VDDA = 3.3 V.
- [2] ADC是单调的，没有失码.
- [3] 差分线性误差 (E D) 是实际步长与理想步长之差. 见图4.
- [4] 积分非线性 (E L (adj)) 是实际转换曲线中心与理想转换曲线之间的峰值差
适当调整增益和偏移误差. 见图4.
- [5] 偏移误差 (E O) 是与实际曲线相符的直线与拟合的直线之间的绝对差值
理想的曲线. 见图4.
- [6] 增益误差 (E G) 是去除偏移后，实际传输曲线的直线上的相对差值
误差，以及拟合理想转移曲线的直线. 见图4.
- [7] 绝对电压误差 (E T) 是实际转换曲线中心点之间的最大差值
非校准的ADC和理想的传输曲线. 见图4.




- (1) 实际转移曲线的例子。
- (2) 理想的传递曲线。
- (3) 微分线性误差 (ED)。
- (4) 积分非线性 (EL(adj))。
- (5) 实际转换曲线的一个步骤的中心。

图4. ADC特性

8.1 LPC2114 / 01和LPC2124 / 01的功耗测量


功耗测量值代表给定条件的典型值。
外设通过PCONP寄存器被使能，但是对于这些测量，
外设没有配置运行。通过PCONP禁用外围设备
寄存器。有关PCONP寄存器的说明，请参阅
用户手册。

LPC2114 / 二千二百一十二分之二千一百二十四




测试条件：主动模式输入来自片上闪存的执行代码；PCLK = CCLK / 4；
T amb = 25°C；内核电压1.8 V。

图5. 典型的LPC2114 / 01和LPC2124 / 01 IDD (act) 在不同的频率下测量




测试条件：主动模式输入来自片上闪存的执行代码；PCLK = CCLK / 4；
温度 = 25 °C；内核电压1.8 V；所有的外设禁用。

图6. 典型的LPC2114 / 01和LPC2124 / 01 IDD (act) 在不同的电压下测量




测试条件：主动模式输入来自片上闪存的执行代码; PCLK = CCLK / 4;
T amb = 25°C; 内核电压1.8 V; 所有外围设备启用.

图7. 典型的LPC2114 / 01和LPC2124 / 01 IDD (act) 在不同的电压下测量




测试条件：空闲模式进入片上闪存的执行代码; PCLK = CCLK / 4;
T amb = 25°C; 内核电压1.8 V.

图8. 典型的LPC2114 / 01和LPC2124 / 01 IDD (空闲) 在不同的频率下测量




测试条件：空闲模式进入片上闪存的执行代码；PCLK = CCLK / 4；
T amb = 25°C；内核电压1.8 V；所有外围设备启用。

图9. 典型的LPC2114 / 01和LPC2124 / 01 I_{DD} （空闲）在不同的电压下测量




测试条件：空闲模式进入片上闪存的执行代码；PCLK = CCLK / 4；
温度 = 25 °C；内核电压1.8 V；所有的外设禁用。

图10. 在不同电压下测量的典型LPC2114 / 01和LPC2124 / 01 I_{DD} （空闲）




测试条件：主动模式输入来自片上闪存的执行代码；PCLK = CCLK / 4；
内核电压 1.8 V；所有的外设禁用。

图11.典型的LPC2114 / 01和LPC2124 / 01在不同温度下测得的 I_{DD} (act)



测试条件：空闲模式进入片上闪存的执行代码；PCLK = CCLK / 4；
内核电压 1.8 V；所有的外设禁用。

图12. 在不同温度下测得的典型LPC2114 / 01和LPC2124 / 01 I_{DD} (空闲)



测试条件：掉电模式输入来自片上闪存的执行代码。

图13. 在不同温度下测得的 典型LPC2114 / 01和LPC2124 / 01内核关断电流I DD (pd)

表8 典型的LPC2114 / 01和LPC2124 / 01外设功耗处于活动状态模式

核心电压 1.8 V; T amb = 25°C; 所有测量值以μA为单位; PCLK = CCLK / 4.

外围设备	CCLK = 12MHz	CCLK = 48MHz	CCLK = 60MHz
定时器0	43	141	184
定时器1	46	150	180
UART0	98	320	398
UART1	103	351	421
PWM0	103	341	407
我 2 C-bus	9	37	53
SPI0 / 1	6	27	29
R T C	1 6 5 5 7 8		
ADC	33	128	167


9. 动态特征

表9 动态特征
T amb = -40°C至+ 85°C工业应用; V DD (1V8) , V DD (3V3) 超过指定的范围.

符号	参数	条件	敏	典 型	马克斯	单元
外部时钟						
f osc	振荡器频率	由外部提供 振荡器 (信号发生器)	1	-	50	兆赫
		外部时钟频率 由外部提供 晶体振荡器	1	-	三十	兆赫
		外部时钟频率如果 片上PLL被使用	10	-	25	兆赫
		外部时钟频率如果 使用片上引导程序 初始代码下载	10	-	25	兆赫
T cy (clk)	时钟周期时间		20	-	1000	NS
t CHCX	时钟高时间		T cy (clk) ×0.4-	-	-	NS
t CLCX	时钟低电 平时间		T cy (clk) ×0.4-	-	-	NS
t CLCH	时钟上升时间		-	-	五	NS
t CHCL	时钟下降时间		-	-	五	NS
端口引脚 (P0 [2]和P0 [3]除外)						
t r	上升时间		-	10	-	NS
t f	下降时间		-	10	-	NS
I 2 C总线引脚 (P0 [2]和P0 [3])						
t f	下降时间	V IH到V IL	[2] 20 + 0.1 × C b --ns			

[1] 除非另有说明, 参数在工作温度范围内有效.
[2] 总线电容C b , 单位为pF, 从10 pF到400 pF.

9.1 时机



10. 包大纲

LQFP64：塑料薄型四方扁平封装；64导联；身体10×10×1.4毫米

SOT314-2




图15.封装外形SOT314-2 (LQFP64)

11.缩写

表10 缩略语

缩写	描述
ADC	模数转换器
AMBA	先进的微控制器总线架构
APB	高级外设总线
中央处理器	中央处理器
D A C	数字 - 模拟转换器
DCC	调试通信通道
FIFO	先进先出
GPIO	通用输入/输出
I / O	输入输出
J T A G	联合测试行动小组
PLL	锁相环
PWM	脉宽调制器
内存	随机存取存储器
SPI	串行外设接口
SRAM	静态随机存取存储器
SSI	同步串行接口
SSP	同步串行端口
TTL	晶体管 - 晶体管逻辑
U A R T	通用异步接收器/发射器

12.修订历史

表11 修订记录

文档ID	发布日期	数据表状态	变更通知	取代版本
LPC2114_2124_6	20071213	产品数据表	-	LPC2114_2124_5
莫迪科幻阳离子： • 本数据表的格式已重新设计，以符合新的身份恩智浦半导体的指导方针。 • 在适当的情况下，法律文本已适应新的公司名称。 • 型号LPC2114FBD64 / 01已被添加。 • 增加了 型号LPC2124FBD64 / 01。 • 在新外设/功能（快速I/O端口，SSP，CRP）上带有/01器件的详细信息并增加了现有的功能（UART0 / 1，定时器，ADC和SPI）。 • 增加 了LPC2114 / 2124/01器件的功耗测量。				
LPC2114_2124_5	20060629	产品数据表	-	LPC2114_2124_4
LPC2114_2124_4	20060621	产品数据表	-	LPC2114_2124-03
LPC2114_2124-03	20041222	产品数据	-	LPC2114_2124-02
LPC2114_2124-02	20040202	初步数据	-	LPC2114_2124-01
LPC2114_2124-01	20031118	初步数据	-	-

13. 法律信息

13.1 数据表状态

文件状态 [1][2]	产品状态 [3]	德网络nition
目标[简介]数据表	发展	本文档包含了产品开发客观规范的数据。
初步的[简短]数据表	合格科幻阳离子	本文档包含初步规范的数据。
产品[简短]数据表	生产	本文档包含产品说明。

[1] 请在启动或完成设计之前查阅最近发布的文档。

[2] 术语“简短数据表”在“定义”一节中进行了解释。

[3] 本文档中描述的设备的状态可能在本文档发布后发生变化，并且在多个设备的情况下可能会有所不同。最新的产品状态有关信息可以在网址<http://www.nxp.com>上找到。

13.2 德科幻nitions

草案 - 文件仅为草案版本。内容还在内部审查和正式批准，可能会导致修改或增加。恩智浦半导体不给任何陈述或保证的准确性或完整性信息包括在内，对后果不承担任何责任使用这些信息。

简短的数据表 - 简短的数据表是完整数据表的摘要，具有相同的产品型号和标题。一个简短的数据表是打算仅供快速参考，不应依赖于详细说明完整的信息。有关详细和完整的信息，请参阅相关的完整数据。可通过当地恩智浦半导体销售部门索取的科幻CE。如果与短数据表不一致或冲突，应以完整的数据表为准。

13.3 免责声明

一般 - 本文件中的信息被认为是准确的可靠。但是，恩智浦半导体不会给予任何陈述或保证，明示或暗示，关于这样的准确性或完整性信息，对使用此类信息的后果不承担任何责任信息。

修改权 - 恩智浦半导体保留权利，包括没有更改本文件中发布的信息限制规范和产品描述，在任何时间和没有注意。本文件取代之前提供的所有信息到本出版物。

适用性 - 恩智浦半导体的产品没有设计，授权或保证适用于医疗，军事，飞机，空间或生命支持设备，也不适用于失败或应用恩智浦半导体产品的故障可以合理预期。

导致人身伤害，死亡或严重财产或环境损伤。恩智浦半导体不承担任何责任和/或使用恩智浦半导体产品在这样的设备或应用中因此这样的包含和/或使用是在客户自己的风险。

应用程序 - 这里描述的应用程序的任何这些产品仅用于说明目的。恩智浦半导体公司没有代表或担保此类应用程序将适合于在没有进一步测试或修改的情况下进行特定的使用。

限值 - 压力高于一个或多个极限值（如中所定义）IEC 60134的绝对最大额定值系统）可能会导致永久性损坏设备。限制值只是压力评级和操作在这些设备或任何其他条件以上给出的本文档的特性部分并不是隐含的。暴露于限制长时间的值可能会影响设备的可靠性。

销售条款和条件 - 恩智浦半导体产品销售受商业销售的一般条款和条件的约束在<http://www.nxp.com/processes/terms>，包括有关保修，知识产权侵权和责任限制，除非恩智浦半导体以书面形式明确另行同意的情况下本文档中的信息之间有任何不一致或冲突条款和条件，后者将占上风。

没有要约出售或许可 - 本文件中的任何内容都不得解释或被解释为出售可以接受的产品报价，授予，传递或暗示任何版权，专利下的任何许可或其他工业或知识产权。

13.4 商标

注意：所有参考品牌，产品名称，服务名称和商标是各自所有者的财产。

12 C-bus - 徽标是NXP BV的商标

14. 联系信息

有关更多信息，请访问：<http://www.nxp.com>

要销售办公地址，请发送电子邮件至：salesaddresses@nxp.com

15. 内容

1	一般描述.....	1	6.16.1	特征.....	19
2	特征.....	1	6.17	系统控制.....	20
2.1	LPC2114 / 2124/01带来的主要特性		6.17.1	晶体振荡器.....	20
	设备.....	1	6.17.2	PLL.....	20
2.2	所有设备的通用主要特点.....	1	6.17.3	复位和唤醒定时器.....	20
3	订购信息.....	2	6.17.4	代码安全性（代码读取保护 - CRP）	21
3.1	订购选项.....	3	6.17.5	外部中断输入.....	21
4	框图.....	4	6.17.6	内存映射控制.....	21
五	固定信息.....	五	6.17.7	功率控制.....	22
5.1	钉住.....	五	6.17.8	APB巴士.....	22
5.2	引脚描述.....	6	6.18	仿真和调试.....	22
6	功能说明.....	10	6.18.1	EmbeddedICE.....	22
6.1	建筑概述.....	10	6.18.2	嵌入式跟踪.....	23
6.2	片上闪存程序存储器.....	10	6.18.3	RealMonitor.....	23
6.3	片上静态RAM.....	11	7	限制值.....	24
6.4	内存映射.....	11	8	静态特性.....	25
6.5	中断控制器.....	12	8.1	功耗测量	
6.5.1	中断源.....	13		LPC2114 / 01和LPC2124 / 01.....	29
6.6	引脚连接块.....	14	9	动态特征.....	34
6.7	通用并行I / O（GPIO）和		9.1	时机.....	35
	快速I / O.....	14	10	包大纲.....	36
6.7.1	特征.....	14	11	缩略语.....	37
6.7.2	添加了Fast GPIO设置的功能		12	修订记录.....	38
	寄存器仅在LPC2114 / 2124/01上可用	14	13	法律信息.....	39
6.8	10位ADC.....	14	13.1	数据表状态.....	39
6.8.1	特征.....	15	13.2	定义.....	39
6.8.2	ADC功能可在LPC2114 / 2124/01		13.3	免责声明.....	39
	只要.....	15	13.4	商标.....	39
6.9	UART.....	15	14	联系信息.....	39
6.9.1	特征.....	15	15	内容.....	40
6.9.2	UART功能在LPC2114 / 2124/01中可用				
	只要.....	15			
6.10	I2C总线串行I / O控制器.....	15			
6.10.1	特征.....	16			
6.11	SPI串行I / O控制器.....	16			
6.11.1	特征.....	16			
6.11.2	仅在LPC2114 / 2124/01中提供的功能.....	16			
6.12	SSP控制器（仅限LPC2114 / 2124/01）.....	17			
6.12.1	特征.....	17			
6.13	通用计时器.....	17			
6.13.1	特征.....	17			
6.13.2	仅在LPC2114 / 2124/01中提供的功能.....	18			
6.14	看门狗定时器.....	18			
6.14.1	特征.....	18			
6.15	实时时钟.....	18			
6.15.1	特征.....	18			
6.16	脉宽调制器.....	19			

请注意，有关本文档和产品的重要通知
在这里描述，已经包含在“法律信息”部分。

©NXP BV 2007.

版权所有.

欲了解更多信息，请访问：<http://www.nxp.com>
对于销售办事处地址，请发送电子邮件至：salesaddresses@nxp.com
发行日期：2007年12月10日
文件标识符：LPC2114_2124_6

founded by

PHILIPS