



HK32F103xCxDxE 数据手册

版本：1.6

发布日期：2023-09-11

深圳市航顺芯片技术研发有限公司

[http: //www.hsxp-hk.com](http://www.hsxp-hk.com)

前言

编写目的

本文档介绍了 HK32F103xCxDxE 系列芯片的功能框图、存储器映射、外设接口、电气特性、管脚封装等，旨在帮助用户快速了解该系列芯片的特点及功能。

读者对象

本文适用于以下读者：

- 开发工程师
- 芯片测试工程师
- 芯片选型工程师

版本说明

本文档对应的产品系列为 HK32F103xCxDxE 系列芯片。

修订记录

版本	日期	修订内容
1.0.0	2019/07/23	首次发布
1.0.1	2020/03/04	修改“3.12 低功耗模式”
1.0.2	2020/03/09	更新“4.2.4 工作电流特性”
1.0.3	2020/06/19	更新“3.8.2 时钟树”
1.0.4	2020/07/03	更新“4.2.11 Flash 存储器特性”
1.0.5	2020/10/12	更新“3.28 ADC”
1.1.0	2021/03/18	更新“4.2.16 ADC 特性”
1.1.4	2021/06/01	更新“4.2.16 ADC 特性”
1.1.5	2021/06/23	更新“4.2.4 工作电流特性”
1.1.6	2021/07/15	更新“2.1 产品特性”
1.2	2022/01/28	删除了“3.2.1.1 Flash Option Word”，更新了“2.1 产品特性”、“3.1 结构框图”，增加了“3.3 Cache”章节
1.2.1	2022/03/02	更新了“4.2.13 IO 输出引脚特性”
1.3	2022/09/22	1. 更新了“3.26 CAN”。 2. 更新了“表 3-3 复位状态标志位”。
1.4	2022/10/09	更新了“2.1 产品特性”中的可靠性测试等级和“3.3 Cache”章节。
1.5	2023/07/06	1. 更新了“2.2 器件一览表”中的可靠性测试数据。 2. 添加了“7.2 丝印信息”、“8.1 订货代码”和“4.2.3 上/下电复位特性”。 3. 更新了“6 管脚定义”和“8.2 订货包装”。
1.6	2023/09/11	不支持 UART4 重映射到 PB8 和 PB9 引脚，在“6.3 LQFP64/LQFP100 的管脚定义”中删除了相关信息。

目 录

1 简介.....	1
2 产品概述.....	2
2.1 产品特性	2
2.2 器件一览表	5
3 功能介绍.....	6
3.1 结构框图	6
3.2 存储器映射	7
3.3 Flash	8
3.4 SRAM.....	8
3.5 Cache.....	8
3.6 CRC 计算单元.....	8
3.7 FSMC	8
3.8 NVIC.....	9
3.9 EXTI.....	12
3.10 复位	12
3.10.1 系统复位	13
3.10.2 电源复位	13
3.10.3 备份域复位	13
3.11 时钟	13
3.11.1 时钟源.....	14
3.11.2 时钟树.....	14
3.12 Boot 模式	15
3.13 供电方案	15
3.14 可编程电压监测器（PVD）	15
3.15 低功耗模式.....	15
3.16 DMA	16
3.17 RTC 和 BKP.....	16
3.17.1 RTC.....	16
3.17.2 BKP.....	16
3.18 独立看门狗.....	16

3.19 窗口看门狗.....	17
3.20 System Tick 定时器.....	17
3.21 基本定时器.....	17
3.22 通用定时器.....	17
3.23 高级定时器.....	17
3.24 I2C 总线.....	18
3.25 USART.....	18
3.26 SPI.....	18
3.27 SDIO.....	18
3.28 CAN	19
3.29 USB	19
3.30 GPIO	19
3.31 ADC.....	19
3.32 DAC.....	19
3.33 温度传感器.....	20
3.34 96 位 UID.....	20
3.35 调试及跟踪接口.....	20
4 电气性能指标	21
4.1 最大绝对额定值.....	21
4.1.1 极限电压特性	21
4.1.2 极限电流特性	21
4.1.3 极限温度特性	21
4.2 工作参数	22
4.2.1 推荐工作条件	22
4.2.2 低压检测.....	22
4.2.3 上/下电复位特性	22
4.2.4 内部参考电压	23
4.2.5 工作电流特性	23
4.2.6 HSE 时钟特性	24
4.2.7 LSE 时钟特性	25
4.2.8 HSI 时钟特性	25

4.2.9 LSI 时钟特性	26
4.2.10 PLL 特性	26
4.2.11 GPIO 输入时钟	26
4.2.12 Flash 存储器特性	26
4.2.13 IO 输入引脚特性	27
4.2.14 IO 输出引脚特性	27
4.2.15 NRST 复位管脚特性	27
4.2.16 TIM 计数器特性	28
4.2.17 ADC 特性	28
4.2.18 DAC 特性	29
4.2.19 温度传感器特性	29
5 典型电路	30
5.1 电源供电	30
6 管脚定义	31
6.1 LQFP64 封装	31
6.2 LQFP100 封装	32
6.3 LQFP64/LQFP100 的管脚定义	32
7 封装参数	38
7.1 封装尺寸	38
7.1.1 LQFP64 封装	38
7.1.2 LQFP100 封装	39
7.2 丝印信息	41
7.2.1 LQFP64 丝印	41
7.2.2 LQFP100 丝印	42
8 订货信息	44
8.1 订货代码	44
8.2 订货包装	44
9 缩略语	46
10 重要提示	48

1 简介

本文档为 HK32F103xCxDxE 系列芯片的数据手册。HK32F103xCxDxE 系列芯片是由深圳市航顺芯片技术研发有限公司研发的主流型 MCU 芯片，包括 HK32F103xC、HK32F103xD 和 HK32F103xE 子系列，具体型号如下：

- HK32F103xC 子系列
 - HK32F103RCT6（LQFP64）
 - HK32F103VCT6（LQFP100）
- HK32F103xD 子系列
 - HK32F103RDT6（LQFP64）
 - HK32F103VDT6（LQFP100）
- HK32F103xE 子系列
 - HK32F103RET6（LQFP64）
 - HK32F103VET6（LQFP100）

用户可以查看《HK32F103xCxDxE 用户手册》，进一步了解 HK32F103xCxDxE 的功能。

2 产品概述

HK32F103xCxDxE 系列使用 ARM® Cortex®-M3 内核，最高工作频率 120 MHz。

HK32F103xCxDxE 内置了大容量存储器：最高 512Kbyte Flash、64 Kbyte SRAM。此外，可通过 FSMC 模块外挂最多 1 Gbyte 容量的 NOR/PSRAM/NAND/PC Card 存储器，其中有 256 Mbyte 的空间可以存放指令，并且可以被片内 1 Kbyte 指令 Cache 缓存。

HK32F103xCxDxE 内置的 CRC 模块提供了数据完整性的检查能力。

HK32F103xCxDxE 内置了丰富的通信接口满足多种通信应用场景：5 路 USART/UART、3 路 SPI（支持 I2S 协议）、1 路 SDIO、2 路 I2C、1 路 CAN 2.0 A/B 和 1 路 FS USB。

HK32F103xCxDxE 内置 2 个高级 16 位 PWM 计时器（共 8 路 PWM 输出，其中 6 路带死区互补输出），4 个通用 16 位 PWM 计时器（共 16 路 PWM 输出），2 个 16 位的基本定时器。

HK32F103xCxDxE 提供独立的 V_{BAT} 电池电源域，当 V_{DD} 主电源掉电时，RTC 模块可在 V_{BAT} 供电下继续工作；另外，V_{BAT} 电池电源域提供了 84 byte 的备份寄存器。

HK32F103xCxDxE 内置了丰富的模拟电路：3 个 12 位 ADC（共 25 路模拟信号输入通道，其中 2 路弱驱动信号输入通道和 1 路 5V 高压信号输入通道）、2 个 12 位 DAC、1 个温度传感器、1 个 0.8V 内部参考电压源、1 个低电压检测器（LVD）、1 个上电/下电复位（POR/PDR）电路和 1 个 V_{BAT} 电源电阻分压器（分压器输出在片内与 ADC 相连）。

HK32F103xCxDxE 支持丰富的功耗模式：在最低功耗模式下，芯片的典型漏电电流小于 100nA。HK32F103xCxDxE 工作于 -40°C 至 +105°C 的温度范围，供电电压 2.0V 至 3.6V，可满足绝大部分应用环境条件的要求。

完整的 HK32F103xC、HK32F103xD 和 HK32F103xE 系列产品包括从 64 脚至 100 脚的两种不同封装。根据不同的封装形式，器件中的外设配置有差异。

由于拥有丰富的外设配置，HK32F103xCxDxE MCU 可适用于多种应用场景：

- 工业应用，如可编程控制器、打印机、扫描仪等
- HMI 人机音视频多媒体交互
- 图形显示设备，如广告显示
- 语音识别设备
- 安全监控设备
- 电机驱动和调速控制
- 物联网低功耗传感器终端，如运动手环等
- 无人机飞控、云台控制
- 玩具产品
- 家用电器
- 智能机器人
- 智能手表

2.1 产品特性

- ARM® Cortex®-M3 内核
 - 最高时钟频率：120 MHz
 - 24 位 System Tick 定时器
 - 支持 CPU Event 信号输入至 MCU 引脚，实现与板级其它 Soc CPU 的联动。

- 工作电压范围
 - 双电源域：
 - 主电源 V_{DD} 为 2.0 V ~ 3.6 V
 - 备份电源 V_{BAT} 为 1.8 V ~ 3.6 V
 - 当主电源掉电时，RTC 可继续工作在 V_{BAT} 电源下。
 - V_{BAT} 电源域提供 84 byte 备份寄存器。
- 工作温度范围：-40°C ~ +105°C
- V_{DD} 典型工作电流
 - 运行（Run）模式：19.3 mA@120MHz@3.3V
 - 睡眠（Sleep）模式：5.6mA@120MHz@3.3V（唤醒时间：1 个机器时钟周期）
 - 停机（Stop）模式
 - LDO 低功耗模式：89.4 μ A@3.3V（唤醒时间：10 μ s）
 - LDO 全速工作模式：303 μ A@3.3V
 - 待机（Standby）模式：3.3 μ A@3.3V（唤醒时间：150 μ s）
- V_{BAT} 典型工作电流（ V_{DD} 掉电）
 - V_{BAT} RTC 开启模式：2.6 μ A@3.3V
 - V_{BAT} RTC 关闭模式：2.1 μ A@3.3V
- 存储器
 - 最高 512 Kbyte 的 Flash 存储器
 - 当 CPU 主频不高于 24 MHz 时，支持 0 等待总线周期。
 - 具有代码安全保护功能，可分别设置读保护和写保护。
 - 64Kbyte 片内 SRAM
 - FSMC 模块可外挂 1 Gbyte NOR/PSRAM/NAND/PC Card 存储器（其中，256 Mbyte 的空间可以存放指令，可用于片内 Cache 缓存）
- 数据安全
 - CRC32 校验硬件单元
- 时钟
 - 外部高速时钟（HSE）：支持 4 ~ 32 MHz，典型 8 MHz
 - 外部低速时钟（LSE）：32.768 kHz
 - 片内高速时钟（HSI）：8 MHz/28 MHz/56 MHz 可配置
 - 片内低速时钟（LSI）：40 kHz
 - PLL 时钟：120MHz（最大值）
 - GPIO 外部输入时钟：1 ~ 64 MHz
- 复位
 - 外部管脚复位
 - 电源复位（POR/PDR）
 - 软件复位
 - 看门狗（IWDG 和 WWDG）定时器复位
 - 低功耗模式复位
- 可编程电压检测（PVD）

- 8 级检测电压门限可调
- 上升沿和下降沿检测可配置
- 通用输入输出端口（GPIO）
 - 64 脚封装提供 51 个 GPIO 引脚，100 脚封装提供 80 个 GPIO 引脚
 - 所有 GPIO 引脚可配置为外部中断输入
 - 内置可开关的上、下拉电阻
 - 支持开漏（Open-Drain）输出
 - 支持施密特（Schmitt）迟滞输入
 - 输出驱动能力超高、高、中、低四档可选
- 数据通讯接口
 - 5 路 USART/UART（USART1/2/3，UART4/5）
 - 3 路 SPI（均支持 I2S 协议）
 - 2 路 I2C
 - 1 路 SDIO
 - 1 路 CAN 2.0 A/2.0B
 - 1 路全速 USB2.0
- 定时器及 PWM 发生器
 - 高级定时器：TIM1/TIM8（带死区互补 PWM 输出）
 - 通用定时器：TIM2/TIM3/TIM4/TIM5
 - 基本定时器：TIM6/TIM7（支持 CPU 中断、DMA 请求和 DAC 转换触发）
- 片内模拟电路
 - 3 个 12 位 3MSPS ADC（共 25 路模拟信号输入通道；其中 2 路弱驱动信号输入通道和 1 路 5 V 高压信号输入通道）；支持双 ADC dual-mode 模式，采样率最高 6 MSPS
 - 2 个 12 位 DAC
 - 1 个温度传感器
 - 1 个 0.8 V 内部参考电压源
 - 1 个 V_{BAT} 电源电阻分压器（分压器输出在片内与 ADC 相连，实现 V_{BAT} 电源电压监控）
- DMA 控制器
 - 2 个独立 DMA：DMA1 和 DMA2
 - DMA1 提供 7 路通道
 - DMA2 提供 5 路通道
 - 支持 Timer、ADC、SPI、I2C、USART、UART 等多种外设触发
- CPU 调试及跟踪接口
 - SW-DP 两线调试端口
 - JTAG 五线调试端口
 - ARM DWT、FPB、ITM、TPIU 调试追踪模块
 - 单线异步跟踪数据输出接口（TRACESWO）
 - 四线同步跟踪数据输出接口（TRACED[3:0]、TRACECK）
 - 自定义 DBGMCU 调试控制器（低功耗模式仿真控制、调试外设时钟控制、调试及跟踪接口分配）

- RTC 时钟计数器，配合软件记录年月日时分秒
- ID 标识
 - 每颗芯片提供一个唯一的 96 位 ID 标识
- 可靠性
 - 通过 HBM2000V/CDM500V/MM200V/LU200mA 等级测试

2.2 器件一览表

表 2-1 HK32F103xCxDxE 系列芯片特性

产品特性	HK32F103RCT6	HK32F103RDT6	HK32F103RET6	HK32F103VCT6	HK32F103VDT6	HK32F103VET6
CPU 工作频率	120 MHz					
Flash (Kbyte)	256	384	512	256	384	512
SRAM (Kbyte)	64					
DMA	2（DMA1: 7 通道，DMA2: 5 通道）					
CRC32	1					
FSMC	- ⁽¹⁾	-	-	1	1	1
SDIO	1					
I2C	2					
USB（全速）	1					
CAN	1					
USART/UART	5（USART1 ~ USART3，UART4，UART5）					
SPI/I2S	3/3					
高级定时器	2					
通用定时器	4					
基本定时器	2					
GPIO	51			80		
IWDG	1					
WWDG	1					
96 位 ID 标识	支持					
PVD	支持					
ADC（外部通道数）	ADC1(16) +ADC2(16)+ADC3(8)					
DAC	2					
温度传感器	1					
工作电压	V _{DD} : 2.0 ~ 3.6 V V _{BAT} : 1.8 ~ 3.6 V					
工作温度	-40℃ ~ +105℃					
封装	LQFP64			LQFP100		

(1). 表 2-1 中的符号“-”表示暂不支持的特性。

3 功能介绍

3.1 结构框图

ARM® Cortex®-M3 处理器是嵌入式 32 位 RISC 处理器，它是一个高性能、低功耗的 MCU 平台，能提供卓越的计算性能和先进的中断系统响应。HK32F103xCxDxE 拥有内置的 Cortex®-M3 内核，与 ARM 工具和软件兼容。

以 HK32F103VET6 为例，说明 HK32F103xCxDxE 的功能框图如下：




图 3-1 HK32F103VET6 MCU 的功能框图

3.2 存储器映射




图 3-2 HK32F103xCxDxE 存储器映射表

3.3 Flash

HK32F103xCxDxE 内部集成高达 512 Kbyte 的 Flash，用于存放程序和数据。

- Flash 数据位宽：128 位；页大小：2 Kbyte。
- Flash 访问位宽：支持半字（16 位）、字（32 位）、2 字（64 位）和 4 字（128 位）编程；128 位读。
- 支持 Flash 读/写保护访问控制。
- 集成预取指令缓冲区和数据缓冲区。
- 集成 Flash 加解密模块，支持 Flash 指令自动加解密，保护片内软件知识产权（IP）。

3.4 SRAM

内部集成 64 Kbyte SRAM。SRAM 可按字、半字和字节方式进行读写访问。CPU 能以零等待周期进行快速读写访问，能够满足大多数应用的需求。

3.5 Cache

器件内部集成 1 KByte 高速指令缓存。

- 使用 8 组路相联方式。
- Cache 使用“最近最少使用”替换策略。
- 内置 Cache 指令访问命中次数计数器，方便用户统计 Cache 命中率。
- 通过配置 Cache 控制寄存器，选择缓存数据类型（Cache 可以缓存以下取指操作的数据），同一时刻只能使能缓存一种取指访问数据。
 - I-Bus 从片内 Flash 取指
 - SYS-Bus 通过 FSMC 从外部 Flash 取指

3.6 CRC 计算单元

循环冗余校验（CRC）用于验证数据传输或数据存储的完整性。HK32F103xCxDxE 内部集成了一个独立的 CRC 硬件计算单元，为用户应用减轻负担，提供加速处理的能力。

3.7 FSMC

- 支持外部静态存储器，支持类型包括：SRAM、NOR Flash memory、PSRAM 和 PC Card。
- 支持 2 个 NAND Flash 接口及最大 8 Kbyte 数据的硬件 ECC 校验。
- 支持一个 16 位 PC Card 接口。
- 支持 Burst 模式访问同步设备（NOR Flash 和 PSRAM）。
- 支持 8 位或者 16 位宽的并行数据线。
- 每个外部存储器空间具有独立的片选控制和配置寄存器。
- 通过 32 位的 AHB 传输访问外部 8/16 位存储器的连续 32 位地址空间。
- 在向外部慢速存储器进行写操作时，提供一个数据长度的 buffer 用于快速地释放系统总线。
- 支持外部存储器的异步等待控制逻辑。
- 支持对 16 位外部存储器进行写数据加密和读数据解密。
- 支持 Intel8080 模式和 Motorola6800 模式，可以灵活与各种 LCD 控制器连接。
- 可编程的时序控制可以支持不同设备，如下：
 - 可选的等待时间长度（最高 15 个周期）。
 - 可选的访问切换时间（最高 15 个周期）。

- 可选的读使能和写使能延迟时间（最高 15 个周期）。
- 读操作和写操作各自独立的协议和时序控制，最大限度的支持不同种类的存储。

3.8 NVIC

内置嵌套向量中断控制器（NVIC），该模块以最小的中断延迟提供灵活的中断管理功能。

- 紧耦合的 NVIC 能够实现低延迟的中断响应处理
- 中断向量入口地址直接进入内核
- 允许中断的早期处理
- 处理晚到的较高优先级中断
- 支持中断尾部链接功能
- 自动保存处理器状态
- 中断返回时自动恢复，无需额外指令开销

HK32F103xCxDxE 共有 60 个外部中断。

表 3-1 NVIC 表

位置	优先级		名称	描述	地址
-	-	-	-	保留	0x0000 0000
-	-3	固定	Reset	复位（Reset）	0x0000 0004
-	-2	固定	NMI	非屏蔽中断 RCC 时钟安全系统（CSS）联接到 NMI 向量（Non-maskable interrupt）	0x0000 0008
-	-1	固定	HardFault	所有类型错误（All class of fault）	0x0000 000C
-	0	可配置	MemManage	存储器管理（Memory management）	0x0000 0010
-	1	可配置	BusFault	预取指错误，存储器访问错误（Pre-fetch instruction fault/Memory access fault）	0x0000 0014
	2	可配置	UsageFault	未定义的指令或非法状态（Undefined instruction and illegal state）	0x0000 0018
-	-	-	-	保留	0x0000 001C- 0x0000 002B
-	3	可配置	SVCall	通过 SWI 指令的系统服务调用（System service call via SWI instruction）	0x0000 002C
-	4	可配置	DebugMonitor	调试监控器	0x0000 0030
-	-	-	-	保留	0x0000 0034
-	5	可配置	PendSV	可挂起的系统服务请求（Pendable request for system service）	0x0000 0038
-	6	可配置	SysTick	系统嘀嗒定时器（System tick timer）	0x0000 003C
0	7	可配置	WWDG	窗口看门狗中断（Window Watchdog interrupt）	0x0000 0040
1	8	可配置	PVD	连到 EXTI16 的电源电压检测（PVD）中断（PVD through EXTI Line16 detection interrupt）	0x0000 0044
2	9	可配置	TAMPER	侵入检测中断（Tamper interrupt）	0x0000 0048
3	10	可配置	RTC	RTC 全局中断	0x0000 004C

位置	优先级	名称	描述	地址
			(RTC global interrupt)	
4	11	可配置 FLASH	Flash 全局中断 (Flash global interrupt)	0x0000 0050
5	12	可配置 RCC	复位和时钟控制 (RCC) 全局中断 (RCC global interrupt)	0x0000 0054
6	13	可配置 EXTI0	EXTI 线 0 的中断 (EXTI Line0 interrupt)	0x0000 0058
7	14	可配置 EXTI1	EXTI 线 1 的中断 (EXTI Line1 interrupt)	0x0000 005C
8	15	可配置 EXTI2	EXTI 线 2 的中断 (EXTI Line2 interrupt)	0x0000 0060
9	16	可配置 EXTI3	EXTI 线 3 的中断 (EXTI Line3 interrupt)	0x0000 0064
10	17	可配置 EXTI4	EXTI 线 4 的中断 (EXTI Line4 interrupt)	0x0000 0068
11	18	可配置 DMA1_Channel1	DMA1 通道 1 全局中断 (DMA Channel1 global interrupt)	0x0000 006C
12	19	可配置 DMA1_Channel2	DMA1 通道 2 全局中断 (DMA Channel2 global interrupt)	0x0000 0070
13	20	可配置 DMA1_Channel3	DMA1 通道 3 全局中断 (DMA Channel3 global interrupt)	0x0000 0074
14	21	可配置 DMA1_Channel4	DMA1 通道 4 全局中断 (DMA Channel4 global interrupt)	0x0000 0078
15	22	可配置 DMA1_Channel5	DMA1 通道 5 全局中断 (DMA Channel5 global interrupt)	0x0000 007C
16	23	可配置 DMA1_Channel6	DMA1 通道 6 全局中断 (DMA Channel6 global interrupt)	0x0000 0080
17	24	可配置 DMA1_Channel7	DMA1 通道 7 全局中断 (DMA Channel7 global interrupt)	0x0000 0084
18	25	可配置 ADC1_2	ADC1 和 ADC2 全局中断 (ADC1/ADC2 interrupt) (Combined with EXTI24, EXTI25)	0x0000 0088
19	26	可配置 USB_HP_CAN_TX	USB 高优先级或 CAN 发送中断 (USB high priority/CAN Tx interrupt)	0x0000 008C
20	27	可配置 USB_LP_CAN_RX0	USB 低优先级或 CAN 接收 0 中断 (USB low priority/CAN Rx0 interrupt)	0x0000 0090
21	28	可配置 CAN_RX1	CAN 接收 1 中断 (CAN Rx1 interrupt)	0x0000 0094
22	29	可配置 CAN_SCE	CAN SCE 中断 (CAN SCE interrupt)	0x0000 0098
23	30	可配置 EXTI9_5	EXTI 线[9:5]中断 (EXTI Line[9:5] interrupt)	0x0000 009C
24	31	可配置 TIM1_BRK	TIM1 刹车中断 (TIM1 break interrupt)	0x0000 00A0
25	32	可配置 TIM1_UP	TIM1 更新中断 (TIM1 update interrupt)	0x0000 00A4
26	33	可配置 TIM1_TRG_COM	TIM1 触发和通信中断 (TIM1 trigger and Com interrupt)	0x0000 00A8

位置	优先级		名称	描述	地址
27	34	可配置	TIM1_CC	TIM1 捕获/比较中断 (TIM1 Capture/Compare interrupt)	0x0000 00AC
28	35	可配置	TIM2	TIM2 全局中断 (TIM2 global interrupt)	0x0000 00B0
29	36	可配置	TIM3	TIM3 全局中断 (TIM3 global interrupt)	0x0000 00B4
30	37	可配置	TIM4	TIM4 全局中断 (TIM4 global interrupt)	0x0000 00B8
31	38	可配置	I2C1_EV	I2C1 事件中断 (I2C1 event interrupt)	0x0000 00BC
32	39	可配置	I2C1_ER	I2C1 错误中断 (I2C1 fault interrupt)	0x0000 00C0
33	40	可配置	I2C2_EV	I2C2 事件中断 (I2C2 event interrupt)	0x0000 00C4
34	41	可配置	I2C2_ER	I2C2 错误中断 (I2C2 fault interrupt)	0x0000 00C8
35	42	可配置	SPI1	SPI1 全局中断 (SPI1 global interrupt)	0x0000 00CC
36	43	可配置	SPI2	SPI2 全局中断 (SPI2 global interrupt)	0x0000 00D0
37	44	可配置	USART1	USART1 全局中断 (USART1 global interrupt)	0x0000 00D4
38	45	可配置	USART2	USART2 全局中断 (USART2 global interrupt)	0x0000 00D8
39	46	可配置	USART3	USART3 全局中断 (USART3 global interrupt)	0x0000 00DC
40	47	可配置	EXTI15_10	EXTI 线[15:10]中断 (EXTI Line[15:10] interrupt)	0x0000 00E0
41	48	可配置	RTCAlarm	连接到 EXTI17 的 RTC 闹钟中断 (RTC alarm through EXTI Line 17 interrupt)	0x0000 00E4
42	49	可配置	USBWakeUp	连接到 EXTI18 的 USB 待机唤醒中断 (USB standby wake-up through EXTI Line 18 interrupt)	0x0000 00E8
43	50	可配置	TIM8_BRK	TIM8 刹车中断 (TIM8 break interrupt)	0x0000 00EC
44	51	可配置	TIM8_UP	TIM8 更新中断 (TIM8 update interrupt)	0x0000 00F0
45	52	可配置	TIM8_TRG_COM	TIM8 触发和 COM 中断 (TIM8 trigger and Com/TIM14 global interrupt)	0x0000 00F4
46	53	可配置	TIM8_CC	TIM8 捕获比较中断 (TIM8 Capture/Compare interrupt)	0x0000 00F8
47	54	可配置	ADC3	ADC3 全局中断 (包括 EXTI26) (ADC3 global interrupt)	0x0000 00FC
48	55	可配置	FSMC	FSMC 全局中断	0x0000 0100

位置	优先级	名称	描述	地址
			(FSMC global interrupt)	
49	56	可配置 SDIO	SDIO 全局中断 (SDIO global interrupt)	0x0000 0104
50	57	可配置 TIM5	TIM5 全局中断 (TIM5 global interrupt)	0x0000 0108
51	58	可配置 SPI3	SPI3 全局中断 (SPI3 global interrupt)	0x0000 010C
52	59	可配置 UART4	UART4 全局中断 (UART4 global interrupt)	0x0000 0110
53	60	可配置 UART5	UART5 全局中断 (UART5 global interrupt)	0x0000 0114
54	61	可配置 TIM6	TIM6 全局中断 (TIM6 global interrupt)	0x0000 0118
55	62	可配置 TIM7	TIM7 全局中断 (TIM7 global interrupt)	0x0000 011C
56	63	可配置 DMA2_Channel1	DMA2 通道 1 全局中断 (DMA2 Channel1 global interrupt)	0x0000 0120
57	64	可配置 DMA2_Channel2	DMA2 通道 2 全局中断 (DMA2 Channel2 global interrupt)	0x0000 0124
58	65	可配置 DMA2_Channel3	DMA2 通道 3 全局中断 (DMA2 Channel3 global interrupt)	0x0000 0128
59	66	可配置 DMA2_Channel4_5	DMA2 通道 4 和通道 5 全局中断 (DMA2 Channel4/5 global interrupt)	0x0000 012C

3.9 EXTI

内嵌 22 根 EXTI 线，其中 EXTI0-15 连接 IO。每根中断线都可以独立地配置触发事件（上升沿或下降沿或双边沿）。

3.10 复位

HK32F103xCxDxE 支持三种复位：系统复位、电源复位、备份域复位。




图 3-3 复位电路

3.10.1 系统复位

除了时钟控制器的 `RCC_CSR` 寄存器中的复位标志位和备份寄存器以外，系统复位将所有寄存器复位至它们的复位状态。可通过查看 `RCC_CSR` 控制状态寄存器中的复位状态标志位识别复位事件。

当发生以下任一事件时，将产生一个系统复位：

- `NRST` 引脚上的低电平（外部复位）
- 窗口看门狗计数终止（`WWDG` 复位）
- 独立看门狗计数终止（`IWDG` 复位）
- 软件复位（`SW` 复位）
- 低功耗管理复位

复位源将最终作用于 `NRST` 引脚，并在复位过程中保持低电平。复位入口矢量被固定在地址 `0x00000004`。

芯片内部的复位信号会在 `NRST` 引脚上输出，脉冲发生器保证每一个（外部或内部）复位源都能有至少 $40\ \mu\text{s}$ 的脉冲延时；当 `NRST` 引脚被拉低产生外部复位时，它将产生复位脉冲。

表 3-2 软件复位和低功耗管理复位

软件复位	通过将 Cortex®-M3 中断应用和复位控制寄存器中的 <code>SYSRESETREQ</code> 位置为‘1’，可实现软件复位。
低功耗管理复位	在进入待机模式时，产生低功耗管理复位。 通过将用户选择字节中的 <code>nRST_STDBY</code> 位置为‘0’，将使能该复位。此时，即使执行了进入待机模式的操作，系统将被复位而不是进入待机模式。
	在进入停机模式时，产生低功耗管理复位。 通过将用户选择字节中的 <code>nRST_STOP</code> 位置为‘0’，将使能该复位。此时，即使执行了进入停机模式的操作，系统将被复位而不是进入停机模式。

3.10.2 电源复位

当以下事件中之一发生时，将产生电源复位：

- 上电/掉电（`POR/PDR`）复位
- 从待机模式中返回

电源复位将复位除了备份区域外的所有寄存器。

`HK32F103xCxDxE` 内部集成了上电复位（`POR`）/掉电复位（`PDR`）电路，该电路始终处于工作状态，保证系统在供电超过 `POR/PDR` 阈值时工作。当 `VDD` 低于 `POR/PDR` 阈值时，置器件于复位状态，而不必使用外部复位电路。

3.10.3 备份域复位

备份区域拥有两个专用的复位，它们仅影响备份区域。当以下任一事件发生时，将触发备份区域复位：

- 软件复位：通过设置备份域控制寄存器（`RCC_BDCR`）中的 `BDRST` 位产生备份域复位。
- 在 `VDD` 和 `VBAT` 两者掉电后，`VDD` 和（或）`VBAT` 再上电时将触发备份域复位。

3.11 时钟

系统时钟的选择是在启动时进行，复位时内部 $8\ \text{MHz}$ 振荡器（`HSI`）被选为默认的系统时钟，随后可选择外部的 $4 \sim 32\ \text{MHz}$ 时钟（`HSE`）。当外部时钟失效时，外部时钟将被隔离，同时产生相应的中断。可以使用 `PLL` 倍频产生所需的时钟。

`HK32F103xCxDxE` 也提供 `LSI`、`LSE`、`GPIO` 输入作为时钟源，便于产品应用于低功耗、低成本的设计方

案。

HK32F103xCxDxE 集成时钟安全系统（Clock Security System, CSS）电路，检测的 HSE 频率阈值可调。

3.11.1 时钟源

表 3-3 时钟源

HSI 振荡器	输出频率：56 MHz；精度：全温范围 $\pm 2\%$
HSE 振荡器	支持 4 ~ 32 MHz 晶体 支持通过 OSC_IN 外部时钟输入，最高 64 MHz
PLL 时钟	输入时钟频率：2 ~ 56 MHz 输出时钟频率：30 ~ 120 MHz
LSI 时钟	30 ~ 60 kHz，典型值 40 kHz
LSE 时钟	支持 32.768 kHz 晶体 支持通过 OSC32_IN 外部时钟输入 32.768 kHz
GPIO 输入时钟	PA1、PB1、PC7、PB7 最高支持输入 64 MHz

3.11.2 时钟树




图 3-4 时钟树

说明：

- PLL 输入时钟：HSI8/2、HSI56/PREDIV 和 HSE/PREDIV 可选。

- **SYSClk**: HSI8、HSI28、HSI56、HSE、PLL、LSI、LSE 或 GPIO 输入时钟可选，默认为 HSI8 时钟。
- **FLITFCLK**: HSI8、GPIO 输入时钟和 SYSClk 可选。

3.12 Boot 模式

在启动时，自举管脚被用于选择以下任一种自举模式：

- 从主 Flash 自举
- 从系统存储器自举
- 从内部 SRAM 自举

自举加载程序存放于系统存储器中，可以通过 USART1 对 Flash 重新编程。

3.13 供电方案

- $V_{DD} = 2.0 \sim 3.6V$ ：为 I/O 管脚和内部 LDO 供电。
- $V_{DDA} = 2.0 \sim 3.6V$ ：为 ADC、温度传感器等模拟电路供电。
- $V_{BAT} = 1.8 \sim 3.6V$ ：当关闭 V_{DD} 时，内部电源切换电路通过 V_{BAT} 为 RTC、外部 32.768 kHz 振荡器和备份寄存器供电。

3.14 可编程电压监测器（PVD）

HK32F103xCxDxE 还集成了一个可编程电压监测器（PVD）。PVD 监视 V_{DD} 供电并与阈值 V_{PVD} 比较，当 V_{DD} 低于或高于阈值 V_{PVD} 时将产生中断。中断处理程序可以发出警告信息或将 MCU 切换到安全模式。PVD 功能需要通过程序使能开启。

3.15 低功耗模式

HK32F103xCxDxE 支持多种功耗模式，可以在低功耗、短启动时间和多种唤醒事件之间达到最佳的平衡。

- 睡眠（Sleep）模式

在睡眠模式下，只有 CPU 停止，所有外设处于工作状态，并可在发生中断/事件时唤醒 CPU。

- 停机（Stop）模式

在保持 SRAM 和寄存器内容不丢失的情况下，停机模式可以达到最低的电能消耗。在停机模式下，内核域所有时钟被关闭，PLL、HSI 和 HSE 被关闭。通过任一配置成 EXTI 的信号可把 MCU 从停机模式中唤醒，EXTI 信号可以是 16 个外部 I/O 口之一、PVD 的输出或 RTC 闹钟。

- 待机（Standby）模式

在待机模式下，可以达到最低的电能消耗。内部 LDO 被关闭，因此所有内部 1.2 V 供电域的供电被切断；PLL、HSI 和 HSE 的 RC 振荡器也被关闭；进入待机模式后，SRAM 和寄存器的数据将消失，但备份寄存器的数据仍然保留，待机电路仍工作。从待机模式退出的条件是：NRST 上的外部复位信号、IWDG 复位、WKUP 管脚上的一个上升沿或 RTC 闹钟到时。

说明：若需了解各工作模式下的功耗，请参考表 4-8。

低功耗模式进入条件和唤醒条件如下：

表 3-4 进入和唤醒低功耗模式

工作模式	进入条件	唤醒条件	内部核电源时钟状态	V_{DD} 主区域时钟状态	电压调节器状态
睡眠模式	1. 设置 PWR_CR:LPDS=0 和 PWR_CR:PDDS=0。	由任何一个普通 IRQ 中	CPU 时钟	开启	开启

工作模式	进入条件	唤醒条件	内部核电源时钟状态	V _{DD} 主区域时钟状态	电压调节器状态
(Sleep)	2. 软件执行 WFI/WFE 指令进入。	断事件唤醒, 包括 System Tick。	关闭, 对其他时钟和 ADC 时钟无影响		
停机模式 (Stop)	1. 设置 PWR_CR:PDDS=0。 2. 设置 Cortex-M3 系统控制寄存器的 SLEEPDEEP 位。 3. 软件执行 WFI/WFE 指令进入。	由任何一个 EXTI 外部中断线唤醒。支持定时 ADC 采样预唤醒。当满足条件后真正唤醒。	所有时钟停止	HSI 和 HSE 关闭	开启或者低功耗模式 (在 PWR_CR 中设置)
待机模式 (Standby)	1. 设置 PWR_CR:LPDS=0 和 PWR_CR:PDDS=1。 2. 设置 Cortex-M3 系统控制寄存器的 SLEEPDEEP 位。 3. 软件执行 WFI/WFE 指令进入。 4. 清除电源控制/状态寄存器 (PWR_CSR) 中的 WUF 位。	支持 3 个可配置极性的外部唤醒引脚(WUKPx)、RTC 闹钟唤醒, 以及 IWDG 复位唤醒。	所有时钟停止	HSI 和 HSE 关闭	关闭

3.16 DMA

灵活的 12 路通用 DMA (DMA1 有 7 个通道, DMA2 有 5 个通道) 可以管理存储器到存储器、设备到存储器、存储器到设备的数据传输。2 个 DMA 控制器支持环形缓冲区的管理, 当控制器传输到达缓冲区, 无需用户代码介入管理。

每个通道都有专门的硬件 DMA 请求逻辑, 同时可以由软件触发每个通道; 数据传输的长度、传输的源地址和目标地址都可以通过软件单独设置。DMA 可以用于主要的外设: SPI、I2C、USART、定时器 TIMx、SDIO 和 ADC 等。

3.17 RTC 和 BKP

RTC 和备份寄存器通过一个开关供电。在 V_{DD} 有效时, 该开关选择 V_{DD} 供电, 否则由 V_{BAT} 管脚供电。

3.17.1 RTC

RTC 具有一组连续运行的计数器, 可以通过软件提供日历时钟功能, 还具有闹钟中断和阶段性中断功能。

RTC 的驱动时钟可以是一个使用外部晶体的 32.768 kHz 的振荡器或内部低功耗 RC 振荡器。内部低功耗 RC 振荡器的典型频率为 40 kHz。为补偿天然晶体的频率偏差, 可以通过输出一个 512 Hz 的信号对 RTC 的时钟进行校准。RTC 具有一个 32 位的可编程计数器, 配合比较寄存器使用可以进行长时间的测量。有一个 20 位的预分频器用于时基时钟, 当时钟默认为 32.768 kHz 时, 将产生一个 1 秒长的时间基准。

3.17.2 BKP

备份寄存器 (Backup Register, BKP) 可以用于保存用户应用数据。该寄存器不会被系统或电源复位源复位。当从待机模式唤醒时, 该寄存器也不会被复位。HK32F103xCxDxE 包括 BKP_DR1 到 BKP_DR42 共计 42 个 (84 Byte) 备份域寄存器。

3.18 独立看门狗

独立的看门狗 (IWDG) 是基于一个 12 位的递减计数器和一个 8 位的预分频器, 它由一个内部独立的 40 kHz 的 RC 振荡器提供时钟。因为这个 RC 振荡器独立于主时钟, 所以该振荡器可运行于停机和待机模式。IWDG 在发生问题时能够复位整个系统, 或作为一个自由定时器为应用程序提供超时管理。通过配

置 Flash 选项字节域以选择软件或硬件方式来启动看门狗。在调试模式，计数器可以被冻结。

使用 IWDG_WINR 寄存器，支持看门狗窗口模式。IWDG 计数器复位初始值可由选项字节设置。

3.19 窗口看门狗

窗口看门狗带一个 7 位的递减计数器。该计数器可设置成自由运行模式，也可作为看门狗用于在发生问题时复位整个系统。窗口看门狗由主时钟驱动，具有早期预警中断功能。在调试模式，计数器可以被冻结。

3.20 System Tick 定时器

System Tick 定时器专用于操作系统，可作为一个标准的递减计数器，具有下述特性。

- 24 位的递减计数器
- 重加载功能
- 当计数器为 0 时，能产生一个可屏蔽中断
- 可编程时钟源

3.21 基本定时器

基本定时器是 TIM6 和 TIM7，主要用于产生 DAC 触发信号，也可作为通用的 16 位软件时基定时器。

3.22 通用定时器

每个通用定时器（TIM2/TIM3/TIM4/TIM5）都有一个 16 位的自动加载递加/递减计数器、一个 16 位的预分频器和 4 个独立的通道。每个通道都可用于输入捕获、输出比较、PWM 和单脉冲模式输出。最大的封装可提供最多 16 个输入捕获、输出比较或 PWM 通道。通用定时器支持定时器链接功能，能与高级定时器协同工作，提供同步或事件链接功能。在调试模式下，计数器可以被冻结。

通用定时器具有 DAC 触发功能。

任一通用定时器都能用于产生 PWM 输出。每个定时器都有独立的 DMA 请求机制。

TIM2/TIM3/TIM4/TIM5 的四路输入通道除了支持上升沿/下降沿触发，还支持双边沿触发功能。

3.23 高级定时器

高级定时器（TIM1/TIM8）可作为分配到 6 个通道的三相 PWM 发生器，还可以作为完整的通用定时器。其四个独立的通道可以用于：

- 输入捕获
- 输出比较
- 产生 PWM（边沿或中心对齐模式）
- 单脉冲输出

其中，三个通道具有互补 PWM 输出，带程序可控的死区插入功能

配置为 16 位 PWM 发生器时，它具有全调制能力（0 ~ 100%）。在调试模式下，计数器可以被冻结。由于高级定时器与通用定时器的很多功能相同，内部结构也相同，因此它也可以通过定时器链接功能与通用定时器协同工作，提供同步或事件链接功能。

高级定时器具有 DAC 触发功能。

TIM1 和 TIM8 具有如下功能：

- TIM_CCER 寄存器 CCER[15]：CC4NP（输入双沿触发用）
- TIM_CR1 寄存器 CR1[15]：ETR_CLR_SEL（选择用外部引脚来清除 PWM 输出）

- TIM_CR1 寄存器 CR1[14]: BRK_SEL (选择用外部引脚来实现 PWM 刹车)
- 四路输入通道都支持上升沿/下降沿触发和双沿触发功能

3.24 I2C 总线

器件具有 2 个 I2C 总线接口。I2C 接口支持主和从模式，也支持标准和快速模式。I2C 接口支持 7 位或 10 位寻址，7 位从模式时支持双从地址寻址。I2C 接口内置了硬件 CRC 发生器/校验器。I2C 接口可以使用 DMA 操作，并支持 SMBus V2.0/PMBus 总线。

3.25 USART

器件内置了 5 个通用同步/异步收发器 (USART1 ~ USART3, UART4, UART5)。这 5 个接口提供异步通信、支持红外线传输编解码、多处理器通信模式、单线半双工通信模式和 LIN 主/从功能。

USART1 接口通信速率可达 4.5 Mbit/s，其余接口通信速率可达 2.25 Mbit/s。

表 3-5 USART 功能

USART 模式/特征	USART1/2/3	UART4	UART5
硬件流控	•	-	-
DMA 连续传输	•	•	-
多处理器通信	•	•	•
同步模式	•	-	-
智能卡通信	•	-	-
单线半双工通信	•	•	•
IrDA SIR ENDEC 模块	•	•	•
LIN 主/从功能模式	•	•	•

3.26 SPI

HK32F103xCxDxE 具有 3 个 SPI 接口。在主或从模式下，全双工和半双工的通信速率可达 18 Mbit/s。3 位的预分频器可产生 8 种主模式频率，可配置成每帧 8 位或 16 位数据。硬件的 CRC 产生/校验支持基本的 SD 卡和 MMC 模式。

所有的 SPI 接口都可以使用 DMA 操作。

3 个 SPI 接口可以工作在 I2S 模式下。这 3 个标准的 I2S 接口可工作于主或从模式，并可以配置为 16 位或 32 位数据传输，亦可配置为输入或输出通道。支持的音频采样频率范围为 8 kHz 到 48 kHz。当任一个 I2S 接口配置为主模式，它的主时钟可以 256 倍采样频率输出给外部的 DAC 或 CODEC (解码器)。

表 3-6 SPI 功能

SPI 特性	SPI1/2/3
硬件 CRC 计算	•
RX/TX buffer	•
I2S 模式	•

3.27 SDIO

SD/SDIO/MMC 主机接口支持 MMC 卡系统规范 4.2 版中的 3 种不同的数据总线模式：

- 1 位 (默认)
- 4 位
- 8 位：在此模式下，该接口的数据传输速率可达到 48 MHz，该接口与兼容 SD 存储卡规范 2.0 版。

SD 存储卡规范 2.0 版支持两种数据总线模式：1 位（默认）和 4 位。

当前芯片版本只能一次支持一个 SD/SDIO/MMC 4.2 版的卡，但可同时支持多个 MMC 4.1 版及以下的卡。除了 SD/SDIO/MMC，该接口完全与 CE-ATA 数字协议版本 1.1 兼容。

3.28 CAN

HK32F103xCxDxE 拥有 1 个独立的 CAN 接口。CAN 接口兼容规范 2.0A 和 2.0B（主动），位速率高达 1 Mbit/s。CAN 接口可以接收和发送 11 位标识符的标准帧和 29 位标识符的扩展帧。CAN 接口具有 3 个发送邮箱和 2 个接收 FIFO，3 级 14 个可调节的滤波器。

3.29 USB

HK32F103xCxDxE 内嵌一个兼容全速 USB 设备的控制器，遵循全速 USB 设备标准，端点可由软件配置，具有待机/恢复功能。USB 专用的 48 MHz 时钟由内部主 PLL 直接产生。

3.30 GPIO

每个 GPIO 管脚都可以由软件配置成输出（推挽或开漏）、输入（浮空、上拉或下拉）或其它的外设功能端口。多数 GPIO 管脚都由数字或模拟的外设共用。所有的 GPIO 管脚都有大电流通过能力。I/O 管脚的外设功能可以按需锁定，以避免意外写入 I/O 寄存器。

3.31 ADC

内嵌 3 个 12 位的模拟/数字转换器（ADC），3 个 ADC 共用多达 16 个外部通道，可以实现单次或扫描转换。在扫描模式下，在选定的一组模拟输入上的转换将自动进行。

ADC 接口上额外的逻辑功能包括：

- 同时采样和保持
- 交叉采样和保持
- 单次采样

ADC 可以使用 DMA 操作。模拟看门狗功能非常精准地监视一路、多路或所有选中的通道。当被监视的信号超出预置的阈值时，将产生中断。通用/高级定时器产生的事件可分别内部级联到 ADC 的开始/注入触发事件。应用程序能使 AD 转换与时钟同步。

系统在停机（Stop）模式下可以通过 RTC 计时发出信号到 ADC，ADC 采到该信号去唤醒 ADC 时钟，时钟准备好后触发 ADC 转换，根据 ADC 转换结果大小产生 AWD 事件，AWD 事件输出到 EXTI 就可以唤醒系统。

3.32 DAC

HK32F103xCxDxE 集成了两个 12 位带缓冲的 DAC，用于将 2 路数字信号转换为 2 路模拟电压信号并输出。

这两个 DAC 支持下述功能：

- 每个 DAC 均带一个输出通道
- 8 位或 12 位单调输出
- 12 位模式下的左右数据对齐
- 同步更新功能
- 产生噪声波
- 产生三角波
- 双 DAC 通道独立或同步转换

- 每个通道都可使用 DMA 功能
- 外部触发进行转换
- 输入参考电压 V_{REF+}

HK32F103xCxDxE 中有 8 个触发事件可触发 DAC 转换。可通过定时器的更新事件触发 DAC 输出，更新输出也可连接到不同的 DMA 通道。

3.33 温度传感器

温度传感器产生一个随温度线性变化的电压。温度传感器在内部被连接到 ADC1_IN16 的输入通道上，用于将传感器的输出转换成数字数值。

3.34 96 位 UID

96 位的产品唯一身份标识 (UID) 对任意一颗芯片，在任何情况下都是唯一的。用户不能修改这个身份标识。该 UID 可以字节 (8 位)、半字 (16 位) 或者全字 (32 位) 为单位进行读取。96 位 UID 适合以下应用：

- 作为序列号 (例如 USB 字符序列号或者其他的终端应用)。
- 作为密码。在编写闪存时，将此 UID 与软件加解密算法结合使用，提高代码在闪存存储器内的安全性。
- 用于激活带安全机制的自举过程。

3.35 调试及跟踪接口

内嵌 ARM 的 SWJ-DP 接口，其结合了 JTAG 和串行单线调试的接口，可以实现串行单线调试接口或 JTAG 接口的连接。JTAG 的 TMS 和 TCK 信号分别与 SWDIO 和 SWCLK 共用管脚，TMS 脚上的一个特殊的信号序列用于在 JTAG-DP 和 SW-DP 间切换。

使用 ARM® 的嵌入式跟踪微单元 (ETM)，HK32F103xCxDxE 通过很少的 ETM 管脚连接到外部跟踪端口分析 (TPA) 设备，从 CPU 核心中以高速输出压缩的数据流，为开发人员提供了清晰的指令运行与数据流动的信息。TPA 设备可以通过 USB 或其它高速通道连接到调试主机，实时的指令和数据流向能够被调试主机上的调试软件记录下来，并按需要的格式显示出来。TPA 硬件可以从开发工具供应商处购得，并能与第三方的调试软件兼容。

4 电气性能指标

4.1 最大绝对额定值

最大额定值是短时间的压力值。

注意：

- 请勿将芯片在该值或者其他任何超出该推荐值的条件下使用。
- 芯片的最大额定值请参考表 4-1 至表 4-3，超出最大额定值可能导致芯片永久性的损坏。
- 长时间工作在最大额定值下可能影响芯片的可靠性。

4.1.1 极限电压特性

表 4-1 极限电压特性

符号	描述	最小值	最大值	单位
$V_{DD}-V_{SS}$	外部主供电电压（包含 V_{DDA} 和 V_{DD} ）	-0.5	3.63	V
V_{IN}	引脚上的输入电压	$V_{SS}-0.3$	V_{DD}	
$ \Delta V_{DDx} $	不同供电引脚之间的电压差	-	50	mV
$ V_{SSx} - V_{SS} $	不同接地引脚之间的电压差	-	50	

4.1.2 极限电流特性

表 4-2 极限电流特性

符号	描述	最大值	单位
I_{VDD}	经过 V_{DD}/V_{DDA} 电源线的总电流（供应电流） ⁽¹⁾	150	mA
I_{VSS}	经过 V_{SS} 地线的总电流（流出电流） ⁽¹⁾	150	
I_{IO}	任意 I/O 和控制引脚上的输出灌电流	25	
	任意 I/O 和控制引脚上的输出拉电流	-25	
$I_{INJ(PIN)}^{(2)}$	引脚上的注入电流 ⁽³⁾	±5	
$\Sigma I_{INJ(PIN)}$	所有 I/O 和控制引脚上的总注入电流 ⁽⁴⁾	±25	

(1). 所有的电源（ V_{DD} , V_{DDA} ）和地（ V_{SS} , V_{SSA} ）引脚必须始终连接到外部允许范围内的供电系统上。

(2). 反向注入电流会干扰器件的模拟性能。

(3). 当 $V_{IN} > V_{DD}$ 时，有一个正向注入电流；当 $V_{IN} < V_{SS}$ 时，有一个反向注入电流，注入电流绝对不能超过规定范围。

(4). 当几个 I/O 口同时有注入电流时， $\Sigma I_{INJ(PIN)}$ 的最大值为正向注入电流与反向注入电流的即时绝对值之和。

4.1.3 极限温度特性

表 4-3 极限温度特性

符号	描述	参数值	单位
T_{STG}	储存温度范围	-45 ~ +150	°C
T_J	最大结温度	125	

4.2 工作参数

4.2.1 推荐工作条件

表 4-4 推荐工作条件

符号	描述	最小值	最大值	单位
f_{HCLK}	内部 AHB 时钟频率	0	120	MHz
f_{PCLK1}	内部 APB1 时钟频率	0	60	
f_{PCLK2}	内部 APB2 时钟频率	0	120	
V_{DD}	标准工作电压	2	3.6	V
$V_{DDA}^{(1)}$	模拟工作电压	2	3.6	V
V_{BAT}	备份区域工作电压	1.8	3.6	V
T	工作温度	-40	105	°C

(1). 建议使用相同的电源为 V_{DD} 和 V_{DDA} 供电。

4.2.2 低压检测

表 4-5 PVD 特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{PVD}	可编程电压检测器的检测电平选择（上升沿）	PLS[2:0] = 000	2.183	2.188	2.196	V
		PLS[2:0] = 001	2.286	2.289	2.298	
		PLS[2:0] = 010	2.393	2.399	2.407	
		PLS[2:0] = 011	2.502	2.508	2.518	
		PLS[2:0] = 100	2.621	2.629	2.639	
		PLS[2:0] = 101	2.726	2.733	2.745	
		PLS[2:0] = 110	2.839	2.846	2.855	
		PLS[2:0] = 111	2.958	2.969	2.979	
	可编程电压检测器的检测电平选择（下降沿）	PLS[2:0] = 000	2.116	2.119	2.125	
		PLS[2:0] = 001	2.208	2.211	2.220	
		PLS[2:0] = 010	2.305	2.310	2.320	
		PLS[2:0] = 011	2.399	2.406	2.416	
		PLS[2:0] = 100	2.506	2.512	2.521	
		PLS[2:0] = 101	2.596	2.602	2.613	
		PLS[2:0] = 110	2.693	2.701	2.710	
		PLS[2:0] = 111	2.798	2.805	2.817	

4.2.3 上/下电复位特性

表 4-6 上/下电复位特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{POR/PDR}^{(1)}$	上下电复位阈值	下降沿 ⁽²⁾	1.8	1.88	1.96 ⁽³⁾	V
		上升沿	1.84 ⁽³⁾	1.92	2.0	V
$V_{PDRhyst}$	PDR 滞回	-	-	40	-	mV
$t_{RSTTEMPO}^{(3)}$	复位时间	-	1.50	2.50	4.50	ms

(1). PDR 监控 V_{DD} 和 V_{DDA} , POR 只监控 V_{DD} 。

(2). 产品实际性能可保证低于 $V_{POR/PDR}$ 最小值。

(3). 数据为理论设计值，不是实际测试值。

4.2.4 内部参考电压

表 4-7 参考电压特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{REFINT}	内部参考电压	-40 ~ +105°C	0.74	0.8	0.811	V

4.2.5 工作电流特性

表 4-8 工作电流特性

模式	条件	$V_{DD} = 3.3V$				单位
		-40°C	25°C	85°C	105°C	
Run 模式	CPU 以 120 MHz 运行; Cache 使能; APB 时钟使能, 使用 120 MHz 时钟; 从 Flash 取值, Flash 读取 4 个等待周期。	12.18	20.95	22.31	23.44	mA
	CPU 以 120 MHz 运行; Cache 禁用; APB 时钟使能, 使用 120 MHz 时钟; 从 Flash 取值, Flash 读取 4 个等待周期。	11.2	19.34	20.71	21.82	mA
	CPU 以 120 MHz 运行; Cache 使能; APB 时钟禁用, 使用 120 MHz 时钟; 从 Flash 取值, Flash 读取 4 个等待周期。	6.71	11.50	12.74	13.81	mA
	CPU 以 120 MHz 运行; Cache 禁用; APB 时钟禁用, 使用 120 MHz 时钟; 从 Flash 取值, Flash 读取 4 个等待周期。	6.1	10.44	11.66	12.75	mA
	CPU 以 8 MHz 运行; Cache 使能; APB 时钟使能, 使用 HSE (8MHz) 时钟; 从 Flash 取值, Flash 读取 0 个等待周期。	1.83	1.98	3.08	4.1	mA
	CPU 以 8 MHz 运行; Cache 禁用; APB 时钟使能, 使用 HSE (8MHz) 时钟; 从 Flash 取值, Flash 读取 0 个等待周期。	3.65	3.91	5.06	6.12	mA
	CPU 以 8 MHz 运行; Cache 使能; APB 时钟禁用, 使用 HSE (8MHz) 时钟; 从 Flash 取值, Flash 读取 0 个等待周期。	1.19	1.36	2.39	3.41	mA
	CPU 以 8 MHz 运行; Cache 禁用; APB 时钟禁用, 使用 HSE (8MHz) 时钟; 从 Flash 取值, Flash 读取 0 个等待周期。	1.15	1.25	2.32	3.36	mA
	CPU 以 40 kHz 运行; APB 时钟使能, 使用 LSI (40kHz) 时钟。	0.23	0.31	1.34	2.33	mA

模式	条件	V _{DD} = 3.3V				单位
		-40°C	25°C	85°C	105°C	
	CPU 以 32.768 kHz 运行； APB 时钟 使能 ，使用 LSE（32.768kHz）时钟。	0.23	0.3	1.35	2.32	mA
Sleep 模式	CPU 暂停； APB 时钟 使能 ，使用 120 MHz 时钟。	8.52	14.63	15.92	17.01	mA
	CPU 暂停； APB 时钟 禁用 ，使用 120 MHz 时钟。	3.3	5.65	6.82	7.85	mA
	CPU 暂停； APB 时钟 使能 ，使用 HSI（8 MHz）时钟。	1.56	1.69	2.95	3.72	mA
	CPU 暂停； APB 时钟 禁用 ，使用 HSI（8 MHz）时钟。	0.88	1.01	2.85	3.04	mA
Stop 模式	CPU 暂停； LDO 全速工作状态 ； HSE、HSI 和 LSE 关闭； IWDG 关闭。	202.67	303	1322	2179	μA
	CPU 暂停； LDO 低功耗状态 ； HSE、HSI 和 LSE 关闭； IWDG 关闭；	18.38	89.47	729	1374	μA
Standby 模式	CPU 掉电，内部 LDO 关闭，Core 区域（包括 CPU，SRAM，Flash，寄存器）掉电，仅待机电路工作； LSI 振荡器 打开 ； IWDG 打开 。	2.98	3.87	16.74	30.29	μA
	CPU 掉电，内部 LDO 关闭，Core 区域（包括 CPU，SRAM，Flash，寄存器）掉电，仅待机电路工作； LSI 振荡器 关闭 ； IWDG 关闭 。	2.96	3.87	16.68	30.22	μA
	CPU 掉电，内部 LDO 关闭，Core 区域（包括 CPU，SRAM，Flash，寄存器）掉电，仅待机电路工作； HSE、HSI、LSE、LSI 关闭 。	2.35	3.36	16.16	29.72	μA

4.2.6 HSE 时钟特性

HK32F103xCxDxE 集成了一个 HSE 负反馈晶体振荡电路，芯片外的起振推荐电路如下图：




图 4-1 芯片外的推荐起振电路

HK32F103xCxDxE 也支持通过 OSC_IN 直接输入一个时钟信号，时钟信号要求如下。

表 4-9 外部高速时钟输入特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{HSE_ext}	时钟频率	-	1	8	25	MHz
V_{HSEH}	输入引脚高电平		$0.7V_{DD}$	-	V_{DD}	V
V_{HSEL}	输入引脚低电平		V_{SS}	-	$0.3V_{DD}$	
$TW_{(HSE)}$	有效高/低电平时间		5	-	-	
$Tr_{(HSE)}$ $Tf_{(HSE)}$	上升/下降时间		-	-	20	ns
$Cin_{(HSE)}$	输入容抗	-	-	5	-	
$DuCy_{(HSE)}$	占空比	-	45	-	55	%

4.2.7 LSE 时钟特性

HK32F103xCxDxE 集成了一个 LSE 负反馈晶体振荡电路，芯片外的起振推荐电路如下图：




图 4-2 芯片外的推荐起振电路

HK32F103xCxDxE MCU 也支持通过 OSC32_IN 直接输入一个时钟信号，时钟信号要求如下。

表 4-10 外部低速时钟输入特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{LSE_ext}	时钟频率	-	-	32.768	1000	kHz
V_{LSEH}	输入引脚高电平		$0.7V_{DD}$	-	V_{DD}	V
V_{LSEL}	输入引脚低电平		V_{SS}	-	$0.3V_{DD}$	
$TW_{(LSE)}$	有效高/低电平时间		450	-	-	
$Tr_{(LSE)}/Tf_{(LSE)}$	上升/下降时间		-	-	50	ns
$Cin_{(LSE)}$	输入容抗	-	-	5	-	
$DuCy_{(LSE)}$	占空比	-	30	-	70	%

4.2.8 HSI 时钟特性

表 4-11 内部快速时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
$f_{HSI_RC\ 56}$	RC 振荡器	-	-	56	-	MHz
f_{HSI}	时钟频率	-	-	8	-	MHz
$DuCy_{(HSI)}$	占空比	-	45	-	55	%
ACC_{HSI}	振荡器精度	出厂精度（室温）	-1	-	1	

符号	参数	条件		最小值	典型值	最大值	单位
		工厂校准	TA= -40 ~ 105 °C	-2	-	2.5	%
			TA= -40 ~ 85 °C	-1.5	-	2.2	%
			TA = 0 ~ 70 °C	-1.3	-	2	%
			TA = 25 °C	-1.1	-	1.8	%
T _{SU(HSI)}	振荡器启动时间	V _{SS} ≤V _{IN} ≤V _{DD}		1	-	2	μs
I _{DD(HSI)}	振荡器功耗	-		-	80	100	μA

4.2.9 LSI 时钟特性

表 4-12 内部慢速时钟特性

符号	参数	最小值	典型值	最大值	单位
f _{LSI}	时钟频率	30	40	60	kHz
t _{SU(LSI)}	振荡器启动时间	-	-	85	μs
I _{DD(LSI)}	振荡器功耗	-	0.65	1.2	μA

4.2.10 PLL 特性

表 4-13 PLL 特性

符号	参数	最小值	典型值	最大值	单位
f _{PLL_IN}	输入时钟频率	1	8.0	80	MHz
	输入时钟占空比	40	-	60	%
f _{PLL_OUT}	输出时钟频率	16	-	120	MHz
t _{LOCK}	锁相时间	-	-	200	μs
Jitter	循环抖动	-	-	300	ps

4.2.11 GPIO 输入时钟

HK32F103xCxDxE MCU 支持从 PA1、PB1、PC7、PB7 输入时钟，要求如下：

表 4-14 GPIO 输入时钟特性

符号	参数	最小值	典型值	最大值	单位
F _{ext}	输入时钟频率	1	8.0	64	MHz
	输入时钟占空比	40	-	60	%
Jitter	循环抖动	-	-	300	ps

4.2.12 Flash 存储器特性

表 4-15 Flash 存储器特性

符号	参数	最小值	典型值	最大值	单位
T _{PROG}	单次写入时间 ⁽¹⁾	6	-	7.5	μs
T _{ERASE}	页擦除时间	4	-	5	ms
	整片擦除时间	30	-	40	ms
I _{DDPROG}	单次写入电流 ⁽¹⁾	-	-	5	mA
I _{DDERASE}	页/片擦除电流	-	-	2	mA
I _{DDREAD}	读电流@24MHz	-	2	3	mA
	读电流@1MHz	-	0.25	0.4	mA

符号	参数	最小值	典型值	最大值	单位
N _{END}	擦写寿命	10	-	-	万次
t _{RET}	数据保存时间	20	-	-	年

(1) 单次写入可以是以 16 位、32 位、64 位或者 128 位写入，参数值不变。

4.2.13 IO 输入引脚特性

表 4-16 IO 引脚直流特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{IH}	输入高电平	V _{DD} = 3.3V	1.6	-	-	V
V _{IL}	输入低电平	V _{DD} = 3.3V	-	-	1.5	V
V _{hys}	施密特触发器电压迟滞	V _{DD} = 3.3V	-	450	-	mV
-	-	V _{DD} = 3.3V	-	-	3	μA
R _{PU}	上拉电阻	V _{IN} = V _{SS}	30	40	50	KΩ
R _{PD}	下拉电阻	V _{IN} = V _{DD}	30	40	50	KΩ
C _{IO}	I/O 引脚电容	-	-	5	-	pF

4.2.14 IO 输出引脚特性

表 4-17 IO 引脚输出直流特性

速度模式	符号	参数	条件	最小值	最大值	单位
10	V _{OL}	输出低电平	V _{DD} = 3.3V	-	0.4	V
	V _{OH}	输出高电平		2.4	-	V
01	V _{OL}	输出低电平	V _{DD} = 3.3V	-	0.4	V
	V _{OH}	输出高电平		2.4	-	V
11	V _{OL}	输出低电平	V _{DD} = 3.3V	-	0.4	V
	V _{OH}	输出高电平		2.4	-	V

表 4-18 IO 引脚输出交流特性

模式	符号	参数	条件	最小值	最大值	单位
10	f _{max(IO)out}	最大频率	CL = 50 pF, V _{DD} = 2.0 V ~ 3.6 V	-	2	MHz
	t _{f(IO)out}	输出高到低电平的下降时间		-	125	ns
	t _{r(IO)out}	输出低到高电平的上升时间		-	125	ns
01	f _{max(IO)out}	最大频率	CL = 50 pF, V _{DD} = 2.0 V ~ 3.6 V	-	10	MHz
	t _{f(IO)out}	输出高到低电平的下降时间		-	25	ns
	t _{r(IO)out}	输出低到高电平的上升时间		-	25	ns
11	f _{max(IO)out}	最大频率	CL = 50 pF, V _{DD} = 2.7 V ~ 3.6 V	-	50	MHz
	t _{f(IO)out}	输出高到低电平的下降时间		-	5	ns
	t _{r(IO)out}	输出低到高电平的上升时间		-	5	ns

4.2.15 NRST 复位管脚特性

NRST 管脚内部集成了一个上拉电阻，外围应用电路可以不接任何电路，也可以外接 RC 电路。

表 4-19 NRST 引脚输入特性

符号	参数	最小值	最大值	单位
V _{IL}	NRST 复位低电平	-	0.8	V
V _{IH}	NRST 释放	2	-	V
V _{hys}	Schmitt 触发器电压	-	200	mV
R _{pull}	内部弱上拉	-	50	K
T _{Noise}	低电平被忽略	-	100	ns

4.2.16 TIM 计数器特性

表 4-20 TIM 特性

符号	条件	最小值	最大值	单位
T _{res(TIM)}	定时器分辨时间	1	-	T _{TIMxCLK}
F _{EXT}	CH1 至 CH4 的定时器外部时钟频率	0	f _{TIMxCLK} /2 ⁽¹⁾	MHz
RES _{TIM}	定时器分辨率	-	16	bit
T _{counter}	当选择内部时钟时, 16 位计数器的时钟周期	1	65536	T _{TIMxCLK}
T _{MAX_COUNT}	最大可能的计数	-	65536x65536	T _{TIMxCLK}

(1). f_{TIMxCLK}== 120 MHz

4.2.17 ADC 特性

表 4-21 ADC 特性

项目	描述	条件	最小	典型	最大	单位
V _{DDA}	ADC 供电	-	2	3.3	3.6	V
f _{ADC}	ADC 时钟频率	-	0.6	-	14	MHz
f _s	采样频率	-	0.05	-	1	MHz
f _{TRIG}	外部触发频率	f _{ADC} = 14 MHz	-	-	823	kHz
		-	-	-	17	1/f _{ADC}
V _{AIN}	转换电压范围	-	0(V _{SSA} 或 V _{REF} -接地)	-	V _{REF+}	V
R _{AIN}	外部输入阻抗	-	-	-	50	kΩ
R _{ADC}	采样开关电阻	-	-	-	1	kΩ
C _{ADC}	采样保持电容	-	-	-	5	pF
t _{CAL}	ADC 校验时间	f _{ADC} = 14 MHz	5.9			μs
			83			1/f _{ADC}
t _{latr}	常规触发转换延迟	f _{ADC} = 14 MHz	-	-	0.143	μs
			-	-	2	1/f _{ADC}
t _s	采样时间	f _{ADC} = 14 MHz	0.107	-	17.1	μs
			1.5	-	239.5	1/f _{ADC}
t _{STAB}	上电启动时间	-	0	0	1	μs
t _{CONV}	总转换时间 (包括采样时间)	f _{ADC} = 14 MHz	1	-	18	μs
			14 到 252 (t _s + 12.5 用于逐次逼近)			1/f _{ADC}
ADC 位数	12 位 (有效位数 8 位)	-	-			-

4.2.18 DAC 特性

表 4-22 DAC 特性

符号	参数	最小值	典型值	最大值	单位
V _{DDA}	模拟供电电压	2.0	3.3	3.6	V
V _{REF+}	参考供电电压	2.0	3.3	3.6	V
V _{SSA}	地线	0	0	0	V
R _{LOAD}	缓冲器打开时的负载电阻	5		-	kΩ
R _o	缓冲器关闭时的输出电阻	-	15	-	kΩ
C _{LOAD}	电容负载	-	-	-	pF
DAC_OUT min	缓冲器打开时低端的 DAC_OUT 电压	0.1	-	-	V
DAC_OUT max	缓冲器打开时高端的 DAC_OUT 电压	-	-	V _{DD}	V
DAC_OUT min	缓冲器关闭时低端的 DAC_OUT 电压	0	-	-	mV
DAC_OUT max	缓冲器关闭时高端的 DAC_OUT 电压	-	-	V _{REF}	V
I _{DDVREF+}	静止模式（待机模式）下的 DAC 直流消耗	108	135	162	μA
I _{DDA}	静止模式下的 DAC 直流消耗	-	-	429	μA
DNL	非线性失真（2 个连续代码间的偏差）	-	-	±1	LSB
INL	非线性累积（在代码 0 和代码 1023 连线上代码 i 的值和在代码 i 时的测量值间的偏差）	-	-	±4	LSB
Offset	偏移误差（在代码 0x800 时的测量值和理想值 V _{REF+} /2 之间的偏差）	-	-	±10	mV
		-	-	±12	LSB
Gain error	增益误差	-	-	±0.5	%
t _{SETTLING}	±1LSB 设置时间（全范围：当 DAC_OUT 达到最终值的±1LSB 时，10 位输入代码从最小值到最大值的转换）	-	3	4	μs
Update rate	当输入代码为较小变化（从数值 i 变到 i+1LSB）时，得到正确 DAC_OUT 的最大频率。	-	-	1	MS/s
t _{WAKEUP}	从关闭状态唤醒所需时间（设置 DAC 控制寄存器的 ENx 位）	-	6.5	10	μs
PSRR+	供电抑制比（相对于 V _{DDA} ）（静态直流测量）	-	67	40	dB

4.2.19 温度传感器特性

表 4-23 温度传感器特性

符号	参数	条件	最小值	典型值	最大值	单位
Avg_Slope	平均斜率	-	2.9	3	3.1	mV/°C

5 典型电路

5.1 电源供电




图 5-1 电源供电

6 管脚定义

HK32F103xCxDxE 提供 LQFP64/LQFP100 两种封装，各封装的管脚定义如下。

6.1 LQFP64 封装




图 6-1 LQFP64 封装

6.2 LQFP100 封装




图 6-2 LQFP100 封装

6.3 LQFP64/LQFP100 的管脚定义

LQFP64/LQFP100 封装的管脚定义如下表所示。

表 6-1 LQFP64/LQFP100 封装管脚定义

LQFP64	LQFP100	引脚名	类型 ⁽¹⁾	电平 ⁽²⁾	主功能	可选的复用功能	
						默认复用功能	重定义功能
-	1	PE2	I/O	-	PE2	TRACECKO/FSMC_A23 ADC2_IN17	TXEV/EXTIN2
-	2	PE3	I/O	-	PE3	TRACED0/FSMC_A19 ADC2_AIN18	TXEV/EXTIN3
-	3	PE4	I/O	-	PE4	TRACED1/FSMC_A20 ADC3_IN17	TXEV/EXTIN4
-	4	PE5	I/O	-	PE5	TRACED2/FSMC_A21 ADC3_AIN18	TXEV/EXTIN5
-	5	PE6	I/O	FT	PE6	TRACED3/FSMC_A22	TXEV/EXTIN6

L0FP64	L0FP100	引脚名	类型 ⁽¹⁾	电平 ⁽²⁾	主功能	可选的复用功能	
						默认复用功能	重定义功能
1	6	VBAT	S	-	VBAT		
2	7	PC13-TAMPER-RTC	I/O ⁽³⁾	-	PC13	TAMPER-RTC/WKUP1/RTCO	TXEV/EXTIN13
3	8	PC14-OSC32_IN	I/O ⁽³⁾	-	PC14	OSC32_IN/LSE_CK1	TXEV/EXTIN14
4	9	PC15-OSC32_OUT	I/O ⁽³⁾	-	PC15	OSC32_OUT	TXEV/EXTIN15
-	10	VSS_5	S	-	VSS_5		
-	11	VDD_5	S	-	VDD_5		
5	12	OSC_IN (PDO_0) ⁽⁷⁾	I/O ⁽⁴⁾	-	OSC_IN	OSC_IN/HSE_CK1/ CAN1_RX2 ⁽⁵⁾	TXEV /EXTIN0 ⁽⁵⁾
6	13	OSC_OUT (PD1_0) ⁽⁷⁾	I/O ⁽⁶⁾	-	OSC_OUT	OSC_OUT/ CAN1_TX ⁽⁵⁾	TXEV /EXTIN1 ⁽⁵⁾
7	14	NRST	I/O	-	NRST		
8	15	PC0	I/O	-	PC0	ADC123_IN10 FSMC_A13	TXEV/EXTIN0 FSMC_A13
9	16	PC1	I/O	-	PC1	ADC123_IN11	TXEV/EXTIN1
10	17	PC2	I/O	-	PC2	ADC123_IN12	TXEV/EXTIN2
11	18	PC3	I/O	-	PC3	ADC123_IN13	TXEV/EXTIN3
12	19	VSSA	S	-	VSSA		
-	20	VREF-	S	-	VREF-		
-	21	VREF+	S	-	VREF+		
13	22	VDDA	S	-	VDDA		
14	23	PA0-WKUP	I/O ⁽²⁾	-	PA0	WKUP0/USART2_CTS/ADC123_IN0/ TIM2_CH1_ETR/TIM5_CH1/ TIM8_ETR/EXTIN0	TXEV FSMC_NE4
15	24	PA1	I/O	-	PA1	USART2_RTS/ADC123_IN1/ TIM5_CH2/TIM2_CH2/EXTIN1/ RCC_CK10	TXEV FSMC_A14
16	25	PA2	I/O	-	PA2	USART2_TX/TIM5_CH3 ADC123_IN2/TIM2_CH3/ EXTIN2	TXEV
17	26	PA3	I/O	-	PA3	USART2_RX/TIM5_CH4 ADC123_IN3/TIM2_CH4/EXTIN3	TXEV FSMC_A15
18	27	VSS_4	S	-	VSS_4		
19	28	VDD_4	S	-	VDD_4		
20	29	PA4	I/O	-	PA4	SPI1_NSS/USART2_CK DAC_OUT1/ADC12_IN4/EXTIN4 /I2S1_WS/TIM5_ETR	TXEV
21	30	PA5	I/O	-	PA5	SPI1_SCK/DAC_OUT2/ ADC12_IN5/EXTIN5/I2S1_CK	TXEV

L0F P64	L0F P100	引脚名	类型 ⁽¹⁾	电平 ⁽²⁾	主功能	可选的复用功能	
						默认复用功能	重定义功能
22	31	PA6	I/O	-	PA6	SPI1_MISO/TIM8_BKIN/ ADC12_IN6/TIM3_CH1/EXTIN6	TXEV/TIM1_BKIN
23	32	PA7	I/O	-	PA7	SPI1_MOSI/TIM8_CH1N/ADC12_IN7/TIM3_CH2/EXTIN7/ I2S1_SD	TXEV/TIM1_CH1N FSMC_A0
24	33	PC4	I/O	-	PC4	ADC12_IN14/I2S1_MCK	TXEV/EXTIN4 FSMC_A1
25	34	PC5	I/O	-	PC5	ADC12_IN15	TXEV/EXTIN5/FSMC_A2
26	35	PB0	I/O ⁽²⁾	-	PB0	ADC12_IN8/TIM3_CH3/ TIM8_CH2N/WKUP2	TXEV/TIM1_CH2N/EXTIN0/ FSMC_A3
27	36	PB1	I/O	-	PB1	ADC12_IN9/TIM3_CH4/ TIM8_CH3N/RCC_CK11	TXEV/TIM1_CH3N/EXTIN1/ FSMC_A4
28	37	PB2	I/O	FT	PB2	BOOT1	TXEV/EXTIN2 FSMC_A5
-	38	PE7	I/O	FT	PE7	FSMC_D4	TXEV/TIM1_ETR/ EXTIN7
-	39	PE8	I/O	FT	PE8	FSMC_D5	TXEV/TIM1_CH1N/ EXTIN8
-	40	PE9	I/O	FT	PE9	FSMC_D6	TXEV/TIM1_CH1/ EXTIN9
-	41	PE10	I/O	FT	PE10	FSMC_D7	TXEV/TIM1_CH2N/ EXTIN10
-	42	PE11	I/O	FT	PE11	FSMC_D8	TXEV/TIM1_CH2/ EXTIN11
-	43	PE12	I/O	FT	PE12	FSMC_D9	TXEV/TIM1_CH3N/ EXTIN12
-	44	PE13	I/O	FT	PE13	FSMC_D10	TXEV/TIM1_CH3/ EXTIN13
-	45	PE14	I/O	FT	PE14	FSMC_D11	TXEV/TIM1_CH4/ EXTIN14
-	46	PE15	I/O	FT	PE15	FSMC_D12	TXEV/TIM1_BKIN/ EXTIN15
29	47	PB10	I/O		PB10	I2C2_SCL/USART3_TX	TXEV/TIM2_CH3/ EXTIN10/FSMC_INT2/
30	48	PB11	I/O		PB11	I2C2_SDA/USART3_RX	TXEV/TIM2_CH4/ EXTIN11/FSMC_INT3
31	49	VSS_1	S		VSS_1		
32	50	VDD_1	S		VDD_1		
33	51	PB12	I/O	FT	PB12	SPI2_NSS/I2S2_WS/I2C2_SMBA/ USART3_CK/TIM1_BKIN/ ADC3_VOLTDIV	TXEV/EXTIN12
34	52	PB13	I/O	FT	PB13	SPI2_SCK/I2S2_CK/USART3_CTS /TIM1_CH1N	TXEV/EXTIN13

L0FP64	L0FP100	引脚名	类型 ⁽¹⁾	电平 ⁽²⁾	主功能	可选的复用功能	
						默认复用功能	重定义功能
35	53	PB14	I/O	FT	PB14	SPI2_MISO/TIM1_CH2N/ USART3_RTS	TXEV/EXTIN14
36	54	PB15	I/O	FT	PB15	SPI2_MOSI/I2S2_SD/ TIM1_CH3N	TXEV/EXTIN15/ FSMC_INTR
-	55	PD8	I/O	FT	PD8	FSMC_D13	TXEV/USART3_TX/ EXTIN8
-	56	PD9	I/O	FT	PD9	FSMC_D14	TXEV/USART3_RX/ EXTIN9
-	57	PD10	I/O	FT	PD10	FSMC_D15	TXEV/USART3_CK/ EXTIN10
-	58	PD11	I/O	FT	PD11	FSMC_A16_CLE	TXEV/USART3_CTS/ EXTIN11
-	59	PD12	I/O	FT	PD12	FSMC_A17_ALE	TXEV/TIM4_CH1/ USART3_RTS/EXTIN12
-	60	PD13	I/O	FT	PD13	FSMC_A18	TXEV/TIM4_CH2/ EXTIN13
-	61	PD14	I/O	FT	PD14	FSMC_D0	TXEV/TIM4_CH3/ EXTIN14
-	62	PD15	I/O	FT	PD15	FSMC_D1	TXEV/TIM4_CH4/ EXTIN15
37	63	PC6	I/O	FT	PC6	I2S2_MCK/TIM8_CH1/SDIO_D6	TXEV/TIM3_CH1/EXTIN6/ FSMC_A6
38	64	PC7	I/O	FT	PC7	I2S3_MCK/TIM8_CH2/SDIO_D7 /RCC_CK12	TXEV/TIM3_CH2/EXTIN7/ FSMC_A7
39	65	PC8	I/O	FT	PC8	TIM8_CH3/SDIO_D0	TXEV/TIM3_CH3/EXTIN8/ FSMC_A8/USART1_CTS/ UART5_TX
40	66	PC9	I/O	FT	PC9	TIM8_CH4/SDIO_D1	TXEV/TIM3_CH4/EXTIN9/ FSMC_A9/USART1_RTS/ UART5_RX
41	67	PA8	I/O	FT	PA8	USART1_CK/TIM1_CH1/MCO/E XTIN8	TXEV FSMC_A10
42	68	PA9	I/O	FT	PA9	USART1_TX/TIM1_CH2/EXTIN9	TXEV/FSMC_A11
43	69	PA10	I/O	FT	PA10	USART1_RX/TIM1_CH3/EXTIN1 0	TXEV/FSMC_A12
44	70	PA11	I/O	FT	PA11	USART1_CTS/USBDM/CAN1_RX /TIM1_CH4/EXTIN11	TXEV
45	71	PA12	I/O	FT	PA12	USART1_RTS/USBDP/CAN1_TX/ TIM1_ETR/EXTIN12	TXEV
46	72	PA13	I/O	FT	JTMS- SWDIO		PA13/TXEV/ FSMC_NIORD
-	73	NC					
47	74	VSS_2	S		VSS_2		
48	75	VDD_2	S		VDD_2		

L0FP64	L0FP100	引脚名	类型 (1)	电 平 (2)	主功能	可选的复用功能	
						默认复用功能	重定义功能
49	76	PA14	I/O	FT	JTCK-SWCLK	EXTIN14	TXEV/PA14/FSMC_NIOWR/ USART2_CTS/I2C1_SMBA
50	77	PA15	I/O	FT	JTDI	SPI3_NSS/I2S3_WS/EXTIN15/ I2S1_WS	TXEV/TIM2_CH1_ETR/PA15/ SPI1_NSS/FSMC_NREG/ USART2_RTS
51	78	PC10	I/O		PC10	UART4_TX/SDIO_D2	TXEV/USART3_TX/EXTIN10/ FSMC_A24/USART2_TX
52	79	PC11	I/O		PC11	UART4_RX/SDIO_D3	TXEV/USART3_RX/EXTIN11/ FSMC_A25/USART2_RX
53	80	PC12	I/O		PC12	UART5_TX/SDIO_CK	TXEV/USART3_CK/EXTIN12/ FSMC_NE2_NCE3/ USART2_CK
-	81	PD0_1	I/O		PD0	FSMC_D2	TXEV/CAN1_RX/EXTIN0
-	82	PD1_1	I/O	FT	PD1	FSMC_D3	TXEV/CAN1_TX/EXTIN1
54	83	PD2	I/O		PD2	TIM3_ETR/UART5_RX/ SDIO_CMD	TXEV/EXTIN2/ FSMC_NE3_NCE4_1
-	84	PD3	I/O	FT	PD3	FSMC_CLK	TXEV/USART2_CTS/EXTIN3/ SPI3_NSS/ I2S3_WS
-	85	PD4	I/O	FT	PD4	FSMC_NOE	TXEV/USART2_RTS/EXTIN4/ SPI3_SCK/ I2S3_CK
-	86	PD5	I/O	FT	PD5	FSMC_NWE	TXEV/USART2_TX/EXTIN5/ SPI3_MISO
-	87	PD6	I/O	FT	PD6	FSMC_NWAIT	TXEV/USART2_RX/EXTIN6/ SPI3_MOSI/I2S3_SD
-	88	PD7	I/O	FT	PD7	FSMC_NE1/FSMC_NCE2	TXEV/USART2_CK/ EXTIN7
55	89	PB3	I/O		JTDO	SPI3_SCK/I2S3_CK/ ADC3_IN5	TXEV/PB3/TRACESWO/TIM 2_CH2/SPI1_SCK/EXTIN3/I 2S1_CK
56	90	PB4	I/O		NJTRST	SPI3_MISO ADC3_IN6	TXEV/PB4/TIM3_CH1/ SPI1_MISO/EXTIN4
57	91	PB5	I/O		PB5	I2C1_SMBA/SPI3_MOSI/ I2S3_SD/ADC3_IN7	TXEV/TIM3_CH2/SPI1_MO SI/EXTIN5/ I2S1_SD
58	92	PB6	I/O		PB6	I2C1_SCL/TIM4_CH1/ADC3_IN8	TXEV/USART1_TX/EXTIN6/ FSMC_NCE4_2/I2S1_MCK
59	93	PB7	I/O	FT	PB7	I2C1_SDA/FSMC_NADV/ TIM4_CH2/RCC_CK13	TXEV/USART1_RX/ EXTIN7
60	94	BOOT0	I		BOOT0		
61	95	PB8	I/O		PB8	TIM4_CH3/SDIO_D4	TXEV/I2C1_SCL/CAN1_RX/E XTIN8/FSMC_CD
62	96	PB9	I/O		PB9	TIM4_CH4/SDIO_D5	TXEV/I2C1_SDA/CAN1_TX/ EXTIN9
-	97	PE0	I/O	FT	PE0	TIM4_ETR/FSMC_NBL0	TXEV/EXTIN0

LQFP64	LQFP100	引脚名	类型 ⁽¹⁾	电平 ⁽²⁾	主功能	可选的复用功能	
						默认复用功能	重定义功能
-	98	PE1	I/O	FT	PE1	FSMC_NBL1	TXEV/EXTIN1
63	99	VSS_3	S		VSS_3	-	-
64	100	VDD_3	S		VDD_3	-	-

- (1). I = input, O=output, I/O= input/output, S= power supply。
- (2). FT: 5V 容限输入。
- (3). 除了这些 IO，都具有 Schmitt 功能，可通过寄存器配置。
- (4). LQFP64 封装引脚类型为“I/O”，LQFP100 封装引脚类型为“I”。
- (5). 仅 LQFP64 封装支持此复用功能。
- (6). LQFP64 封装引脚类型为“I/O”，LQFP100 封装引脚类型为“O”。
- (7). 仅 LQFP64 封装支持此引脚功能。

7 封装参数

7.1 封装尺寸

7.1.1 LQFP64 封装

LQFP64 为 10 mm x 10mm, 0.5mm 间距封装。




图 7-1 LQFP64F 封装尺寸

表 7-1 LQFP64F 封装参数

符号	单位: mm			单位: inches ⁽¹⁾		
	最小值	典型值	最大值	最小值	典型值	最大值
A	-	-	1.600	-	-	0.0630
A1	0.050	-	0.150	0.0020	-	0.0059
A2	1.350	1.400	1.450	0.0531	0.0551	0.0571
b	0.170	0.220	0.270	0.0067	0.0087	0.0106
c	0.090	-	0.200	0.0035	-	0.0079
D	-	12.000	-	-	0.4724	-
D1	-	10.000	-	-	0.3937	-
D3	-	7.500	-	-	0.2953	-
E	-	12.000	-	-	0.4724	-
E1	-	10.000	-	-	0.3937	-
E3	-	7.5000	-	-	0.2953	-
e	-	0.500	-	-	0.0197	-
K	0°	3.5°	7°	0°	3.5°	7°
L	0.450	0.600	0.750	0.0177	0.0236	0.0295

符号	单位: mm			单位: inches ⁽¹⁾		
	最小值	典型值	最大值	最小值	典型值	最大值
L1	-	1.000	-	-	0.0394	-
ccc	-	-	0.080	-	-	0.0031

(1). 英寸为单位的数值是从对应的毫米数值转化得到，并保留至小数点后 4 位。




图 7-2 LQFP64 PCB 元件尺寸

图 7-2 中所标注尺寸的单位为毫米 (mm)。

7.1.2 LQFP100 封装

LQFP100 为 14 mm x 14mm, 0.5mm 间距封装。




图 7-3 LQFP100 封装尺寸

表 7-2 LQFP100 封装参数

符号	单位: mm			Inches ⁽¹⁾		
	最小值	典型值	最大值	最小值	典型值	最大值
A	-	-	1.600	-	-	0.0630
A1	0.050	-	0.150	0.0020	-	0.0059
A2	1.350	1.400	1.450	0.0531	0.0551	0.0571
b	0.170	0.220	0.270	0.0067	0.0087	0.0106
c	0.090	-	0.200	0.0035	-	0.0079
D	15.800	16.000	16.200	0.6220	0.6299	0.6378
D1	13.800	14.000	14.200	0.5433	0.5512	0.5591
D3	-	12.000	-	-	0.4724	-
E	15.800	16.000	16.200	0.6220	0.6299	0.6378
E1	13.800	14.000	14.200	0.5433	0.5512	0.5591
E3	-	12.000	-	-	0.4724	-
e	-	0.500	-	-	0.0197	-
L	0.450	0.600	0.750	0.0177	0.0236	0.0295
L1	-	1.000	-	-	0.0394	-
k	0°	3.5°	7°	0°	3.5°	7°
ccc	-	-	0.080	-	-	0.0031

(1). 英寸为单位的数值是从对应的毫米数值转化得到，并保留至小数点后 4 位。




图 7-4 LQFP100 PCB 元件尺寸

图 7-4 中所标注尺寸的单位为毫米 (mm)。

7.2 丝印信息

丝印信息包括了航顺 LOGO+ARM LOGO、产品型号和产品批号。其中，产品批号的说明如下表所示。

表 7-3 产品批号说明

产品批号	说明
第 1 位字符	代表年份，例如 1 是代表 21 年
第 2 和 3 位字符	代表封装厂
第 4 和 5 位字符	代表周期，例如 18 代表周期
第 6、7 和 8 位字符	代表晶圆批号的后三位

7.2.1 LQFP64 丝印




图 7-5 LQFP64 HK32F103RCT6 丝印示例




图 7-6 LQFP64 HK32F103RDT6 丝印示例




图 7-7 LQFP64 HK32F103RET6 丝印示例

7.2.2 LQFP100 丝印




图 7-8 LQFP100 HK32F103VCT6 丝印示例




图 7-9 LQFP100 HK32F103VDT6 丝印示例




图 7-10 LQFP100 HK32F103VET6 丝印示例

8 订货信息

8.1 订货代码




图 8-1 订货代码

图 8-1 的说明：

- (1). 由于 HK32F103x8xBT6A 产品首次发布时间较早，它的订货代码根据《航顺产品命名规则 V0.9》定义，与航顺最新命名规则定义有区别。

8.2 订货包装

表 8-1 产品订货包装

封装	具体型号	包装	备注
LQFP64	HK32F103RCT6	盘装	
LQFP64	HK32F103RCT6-TR	编带	
LQFP64	HK32F103RDT6	盘装	
LQFP64	HK32F103RDT6-TR	编带	
LQFP64	HK32F103RET6	盘装	
LQFP64	HK32F103RET6-TR	编带	
LQFP100	HK32F103VCT6	盘装	

封装	具体型号	包装	备注
LQFP100	HK32F103VCT6-TR	编带	
LQFP100	HK32F103VDT6	盘装	
LQFP100	HK32F103VDT6-TR	编带	
LQFP100	HK32F103VET6	盘装	
LQFP100	HK32F103VET6-TR	编带	

9 缩略语

缩写	全称	中文描述
ADC	Analog-To-Digital Converter	模拟数字转换器
AES	Advanced Encryption Standard	高级加密标准
AHB	Advanced High-Performance Bus	高级高性能总线
APB	Advanced Peripheral Bus	外围总线
CAN	Controller Area Network	控制器局域网络
CRC	Cyclic Redundancy Check	循环冗余校验码
DAC	Digital-To-Analog Converter	数字模拟转换器
DCMI	Digital Camera Memory Interface	数字相机接口
DMA	Direct Memory Access	直接存储器访问
EXTI	Extended Interrupts and Events Controller	中断和事件控制器
FM	Fast Mode	全速模式
GPIO	General Purpose Input Output	通用输入输出
HSE	High Speed External (Clock Signal)	高速外部 (时钟信号)
I2C	Inter-Integrated Circuit	I2C 总线
I2S	Inter-IC Sound	I2S 总线
IWDG	Independent Watchdog	独立看门狗
LSB	Least Significant Bit	最低有效位
LSE	Low-Speed External (Clock Signal)	低速外部 (时钟信号)
LSI	Low-Speed Internal (Clock Signal)	低速内部 (时钟信号)
LVD	Low Voltage Detect	低电压检测
MCU	Microcontroller Unit	微控制单元
MSB	Most Significant Bit	最高有效位
MSPS	Million Samples Per Second	每秒百万次采样
NVIC	Nested Vectored Interrupt Controller	嵌套矢量中断控制器
PDR	Power-Down Reset	掉电复位
PLL	Phase Locked Loop	锁相环
POR	Power-On Reset	上电复位
PVD	Power Voltage Detect	电压检测
PWM	Pulse Width Modulation	脉宽调制
QSPI	Queued Serial Peripheral Interface	队列串行外围接口
RCC	Reset and Clock Control	复位时钟控制
RISC	Reduced Instruction Set Computing	精简指令集计算机
RTC	Real Time Clock	实时时钟
SAI	Serial Audio Interface	串行音频接口
SDIO	Secure Digital Input and Output	安全数字输入输出接口
SPI	Serial Peripheral Interface	串行外设接口
SWD	Serial Wire Debug	串行线调试
TRNG	True Random Number Generator	真随机数生成器

缩写	全称	中文描述
USART	Universal Synchronous Asynchronous Receiver Transmitter	通用同步/异步收发器
WWDG	Window Watchdog	窗口看门狗

在未经深圳市航顺芯片技术研发有限公司同意下，不得以任何形式或途径修改本公司产品规格和数据表中的任何部分以及子部份。深圳市航顺芯片技术研发有限公司在以下方面保留权利：修改数据单和/或产品、停产任一产品或者终止服务不做通知；建议顾客获取最新版本的相关信息，在下定订单前进行核实以确保信息的及时性和完整性。所有的产品都依据订单确认时所提供的销售合同条款出售，条款内容包括保修范围、知识产权和责任范围。

深圳市航顺芯片技术研发有限公司保证在销售期间，产品的性能按照本公司的标准保修。公司认为有必要维持此项保修，会使用测试和其他质量控制技术。除了政府强制规定外，其他仪器的测量表没有有必要进行特殊测试。

顾客认可本公司的产品的设计、生产的目不涉及与生命保障相关或者用于其他危险的活动或者环境的其他系统或产品中。出现故障的产品会导致人身伤亡、财产或环境的损伤（统称高危活动）。人为在高危活动中使用本公司产品，本公司据此不作保修，并且不对顾客或者第三方负有责任。

深圳市航顺芯片技术有限公司将会提供与现在一样的技术支持、帮助、建议和信息，（全部包括关于购买的电路板或其他应用程序的设计，开发或调试）。特此声明，对于所有的技术支持、可销性或针对特定用途，及在支持技术无误下，电路板和其他应用程序可以操作或运行的，本公司将不作任何有关此类支持技术的担保，并对您在使用这项支持服务不负任何法律责任。

所有版权©深圳市航顺芯片技术研发有限公司 2015-2023

深圳市航顺芯片技术研发有限公司

联系电话: 0755-83247667

網址: www.hsxp-hk.com