

带翻译器的DMOS微步驱动器 和过流保护

特点和优点

- 低 $R_{DS\ (ON)}$ 输出
- 自动电流衰减模式检测/选择
- 混合和慢速电流衰减模式
- 低功耗的同步整流
- 内部UVLO
- 交叉电流保护
- 3.3和5 V兼容逻辑电源
- 薄型QFN和TSSOP封装
- 热关断电路
- 对地短路保护
- 负载保护短路
- 低电流休眠模式， $<10\mu A$
- 无烟无火（NSNF）合规性（ET包）


包：

24触点 QFN
与暴露的热垫
4毫米×4毫米×0.75毫米
(ES包)

32触点 QFN
与暴露的热垫
5毫米×5毫米×0.90毫米
(ET包)

24引脚 TSSOP
与暴露的热垫
(LP包)

大小近似



描述

A4984是一款完整的微步进电机驱动器。内置翻译器，方便操作。它被设计来运作双极步进电机，全步，半步，四分之一和八步模式。阶跃模式可通过MSx逻辑输入进行选择。它有输出驱动能力高达35 V和±2 A。A4984包括具有该能力的固定关闭时间电流调节器以慢速或混合衰减模式运行。

ET包装符合客户的要求，无烟无火（NSNF）设计通过在其间添加无连接引脚关键输出，感测和电源引脚。所以，在一个例子中引脚到相邻引脚短路，该设备不会导致冒烟或火灾。此外，该设备不会导致烟雾或火灾当任何引脚短路到地面或保持开路。

译者是易于实施的关键


A4984只需在STEP输入驱动器上输入一个脉冲即可马达一个微步。没有相序表，高频控制线或复杂的编程接口。

A4984接口非常适合应用于a复杂的微处理器不可用或负担过重。

在步进操作中，A4984中的斩波控制自动选择当前衰减模式，慢速或混合。

接下页.....

典型应用图



说明（续）

在混合衰减模式下，器件初始设置为快速衰减一定比例的固定关闭时间，然后以缓慢衰减为目标。休眠时间的剩余时间。混合衰减电流控制导致降低可闻噪声，提高步进精度并降低噪音功耗。

内部同步整流控制电路提供以改善PWM操作期间的功耗。内部电路保护包括：具有滞后的热关断，

欠压锁定（UVLO）和交叉电流保护。
不需要特殊的开机顺序。

A4984采用三种表面贴装封装：两款QFN封装，4毫米×4毫米，0.75毫米标称总高度ES封装和5 mm×5 mm×0.90 mm ET封装。LP封装是24引脚TSSOP封装。所有三个封装都有裸露的焊盘用于增强散热，并且不含铅（后缀-T），采用100%雾锡电镀引线框。


选择指南

零件号	包	填料
A4984SESTR-T	具有裸露散热垫的24引脚QFN	每7英寸1500件卷轴
A4984SETTR-T	带有裸露散热垫的32引脚QFN	每7英寸1500件卷轴
A4984SLPTR-T	带裸露散热垫的24引脚TSSOP	每件13英寸4000件卷轴

绝对最大额定值

特性	符号	笔记	评分	单位
负载电源电压	V BB		35	V
输出电流	I OUT		±2	一个
逻辑输入电压	V IN		-0.3至5.5	V
逻辑电源电压	V DD		-0.3至5.5	V
VBBx到OUTx			35	V
感应电压	V SENSE		0.5	V
参考电压	V REF		5.5	V
工作环境温度	T A.	范围S	-20至85	°C
最大连接点	T J (最大)		150	°C
储存温度	T stg		-55至150	°C

功能框图



TA = 25°C时的电气特性 1, VBB = 35 V (除非另有说明)

特点	符号	测试条件	阅.	典型. 2	最大.	单位
输出驱动器						
负载电源电压范围	V BB	操作	8	-	35	V
		在睡眠模式下	0	-	35	V
逻辑电源电压范围	V DD	操作	3.0	-	5.5	V
输出导通电阻	R DSON	源驱动程序, I OUT = -1.5 A	-	320	430	毫欧
		接收器驱动器, I OUT = 1.5 A.	-	320	430	毫欧
体二极管正向电压	VF	源二极管, IF = -1.5 A	-	-	1.3	V
		水槽二极管, IF = 1.5 A	-	-	1.3	V
电机电源电流	I BB	f PWM <50 kHz	-	-	4	毫
		操作, 输出被禁用	-	-	2	毫
		睡眠模式	-	-	10	μA
逻辑电源电流	I DD	f PWM <50 kHz	-	-	8	毫
		输出关闭	-	-	五	毫
		睡眠模式	-	-	10	μA
控制逻辑						
逻辑输入电压	V IN (1)		V DD	0.7	-	V
	V IN (0)		-	-	V DD	0.3 V
逻辑输入电流	I IN (1)	V IN = V DD ≈ 0.7	-20	<1.0	20	μA
	I IN (0)	V IN = V DD ≈ 0.3	-20	<1.0	20	μA
Microstep选择	R MS1	MS1引脚	-	100	-	千欧
	R MS2	MS2引脚	-	50	-	千欧
逻辑输入滞后	V HYS (IN)	占V DD 的百分比	5 1 1	-	19	%
空白时间	t 空白		0.7	1	1.3	微秒
固定关机时间	关闭	OSC = V DD 或 GND	20	三十	40	微秒
		R OSC = 25kΩ	23	三十	37	微秒
参考输入电压范围	V REF		0.4	-	-	V
参考输入电流	I 参考		-3	0	3	μA
当前跳闸级别错误 3	我错了	V REF = 2V, %I TripMAX = 38.27%	-	-	±15	%
		V REF = 2V, %I TripMAX = 70.71%	-	-	±5	%
		V REF = 2V, %I TripMAX = 100.00%	-	-	±5	%
跨界死亡时间	t DT		100	475	800	NS
保护						
过流保护阈值 4	I OCPST		2.1	-	-	一个
热关断温度	T TSD		-	165	-	C
热关断带后	T TSDHYS		-15 - °C 下	-	-	
VDD欠压锁定	V DDUVLO	V DD 上升	2.7	2.8	2.9	V
VDD欠压迟滞	V DDUVLOHYS		-90-	-	-	毫伏

1 对于输入和输出电流规格, 负电流被定义为从指定器件引脚流出 (源出) .


2 典型数据仅用于初始设计估算, 并假设最佳制造和应用条件. 个人表现可能会有所不同
单位, 在规定的最大和最小限度内.


3 V ERR = [(V REF / 8) - V SENSE] / (V REF / 8) .

热特性可能需要在最大条件下降额

特性	符号	测试条件 *	价值	单位
封装热阻	R _{θJA}	ES包;根据JEDEC标准在4层PCB上估算	37	C/W
		ET包;根据JEDEC标准在4层PCB上估算	32	C/W
		LP包;在4层PCB上, 基于JEDEC标准	28	C/W

*仍然空气中. Allegro网站提供更多热量信息.





时间期限	符号	典型.	单元
STEP最小值, 高脉冲宽度	t A	1	微秒
STEP最小值, LOW脉冲宽度	t B	1	微秒
建立时间, 输入更改为STEP	t C	200	NS
保持时间, 输入更改为STEP	t D	200	NS

图1. 逻辑接口时序图

表1. 微步分辨率真值表

MS1	MS2	微步分辨率	激励模式
大号	大号	全步	2阶段
H	大号	半步	1-2阶段
大号	H	季度步骤	W1-2阶段
H	H	第八步	2W1-2相

功能说明

设备操作. A4984是一款完整的微型步进电机，ping电机驱动器，内置翻译器，操作简单用最少的控制线. 它被设计用于双极性操作步进电机采用全步，半步，四分之一步和八步步模式. 两个输出全桥中的每一个中的电流以及所有的电流N沟道DMOS FET采用固定关断时间PWM进行调节（脉宽调制）控制电路. 在每一步，电流每个全桥由其外部电流检测值设置电阻（RS1 和 RS2），参考电压（VREF）和输出其DAC的电压（反过来由输出端控制）翻译者）.

在上电或复位时，转换器设置DAC和相位电流极性到初始的Home状态（如图8所示）通过11），和电流调节器混合衰减模式两个阶段. STEP上发生步进指令信号时输入时，翻译器会自动将DAC排序下一级和当前极性. （目前水平见表2序列）. 微步分辨率由组合效应设定的MSx输入，如表1所示.

步进时，如果DAC的新输出电平较低比他们以前的输出水平，然后是衰减模式主动式全桥设置为混合. 如果新的输出水平的DAC高于或等于他们以前的水平，那么有源全桥的衰减模式设置为慢. 这种自动matic电流衰减选择改善微步进性能 - 通过减少电流波形的失真来自电机的反电动势.

微步选择 (MSx). 微步分辨率由设定逻辑输入MSx上的电压，如表1所示. MS1引脚具有100kΩ的下拉电阻，MS2引脚具有50kΩ的电阻下拉电阻. 更改步进模式时更改直到下一个STEP上升沿才会生效.

如果在没有翻译器复位的情况下改变了步进模式，琵琶的位置必须保持，重要的是要改变步进模式在步进模式中是通用的两个步进模式为了避免丢失步骤. 当设备断电时，或由于TSD或翻译器设置的过流事件而复位默认情况下，所有步进模式的原始位置.

混合衰变操作. 桥梁以混合运营衰减模式，上电和复位以及正常运行时

根据ROSC配置和步骤顺序，如图8至11所示. 在混合衰变期间，当行程点，A4984开始进入快速衰减模式为关闭时间的31.25%，t关闭. 之后，它切换到慢衰减模式为t OFF的其余部分. 这是一个时序图功能出现在下一页.

通常情况下，混合衰减只有当电流在正如所确定的那样，绕组从更高的值变到更低的值由翻译员的状态. 对于大多数自动选择的负载混合衰减很方便，因为它最大限度地减少了纹波电流正在上升，并防止电流下降时错过的步骤. 对于某些微速度非常低的应用场合必要时，绕组中缺乏反电动势会导致电流流向快速增加负载，导致错过步骤. 这显示在图2中. 通过将ROSC引脚拉至地面，混合衰减设置为对于上升和下降的电流，100%的时间都是有效的防止错过的步骤，如图3所示. 如果这不是问题，它建议使用自动选择的混合衰减，因为它会产生降低的纹波电流. 请参阅固定关闭时间部分的细节.

低电流微步进. 用于应用程序最小的导通时间阻止输出电流在低电流阶段调节到编程的电流水平. 为了防止这种情况，可以将设备设置为混合衰减模式在电流波形的上升和下降部分. 该功能通过将ROSC引脚接地来实现. 在这种状态下，关闭时间内部设置为30μs.

重置输入 (RESET). R到预定义的Home状态（如图8到11所示），以及关闭所有的FET输出. 直到所有的STEP输入都被忽略该输入被设置为高.

步骤输入 (STEP). STEP上的低到高转换输入序列的翻译和推进马达一个增加 - 换货. 转换器控制DAC和直接转换器的输入，每个绕组中的电流流动. 增量的大小是由MSx输入的组合状态决定.




图2. 低速微步中的错过步骤




图3. 使用自动选择的混合步进的连续步进 (ROSC 引脚接线)

方向输入（DIR），这决定了电机的重量。此输入的更改直到完成后才会生效下一步STEP上升。

内部PWM电流控制。每个全桥都被连接由固定的关闭时间PWM电流控制电路控制，该电路限制负载电流达到所需值， I_{TRIP} 。最初，一个对角线对的源极和漏极FET输出使能并且电流流过通过电极绕组和电流检测电阻 R_{Sx} 。

当 R_{Sx} 两端的电压等于DAC输出电压时，电流检测比较器重置PWM锁存器。然后闩锁关闭源FET（在慢衰减模式下）或者关闭接收器和源FET（处于混合衰减模式时）。

电流限制的最大值由选择 R_{Sx} 和VREF引脚的电压。跨导函数接近限流的最大值，我TripMAX（A），这是由设置

$$I_{TripMAX} = V_{REF} / (8R_s)$$

其中 R_s 是检测电阻（Ω）的阻值， V_{REF} 是REF引脚上的输入电压（V）。

DAC输出将 V_{REF} 输出降至电流检测以精确的步骤比较，这样

$$I_{TripMAX} = (\% I_{TripMAX} / 100) \cdot I_{TripMAX}$$

（关于每个步骤的 $\% I_{TripMAX}$ ，请参见表2。）

SENSE1和SENSE1的最大额定值（0.5V）非常关键不超过SENSE2引脚。

固定关机时间。内部PWM电流控制电路使用一次性电路来控制时间

DMOS FET仍然关闭。关闭时间 t_{OFF} 取决于ROSC终端。ROSC终端有三种设置：

- ROSC与VDD关联 - 关断时间内部设置为30μs，衰减模式是自动混合衰减，除了完全步骤时衰减模式设置为慢衰减
- ROSC直接与地关闭时间内部设置为30μs，电流衰减设置为混合衰减，以增加并减少电流，除了在衰减模式下的全部步骤设置为慢衰减。（见低电流微步部分。）
- 通过一个电阻器的ROSC确定接地关闭时间通过以下公式，衰减模式是自动混合所有步进模式衰减。

$$t_{OFF} \approx R_{OSC} / 825$$

其中 t_{OFF} 的单位是μs。

消隐。该功能使电流检测的输出成为空白比较器的输出由内部电流切换控制电路。比较器输出消隐以防止由于反向恢复电流的错误过流检测钳位二极管，以及与电容相关的开关瞬变的负载。空白时间 t_{BLANK} （μs）近似

$$t_{BLANK} \approx 1\mu s$$

短路负载和对地短路保护。

如果电机导线短路在一起，或者其中一根导线是短路到地面，驾驶员将通过感应来保护自己过流事件并禁用短路的驱动程序，使设备免受损坏。在对地短缺的情况下，器件将保持禁用状态（锁存），直到 S 高电平或 VDD 电源被移除。短暂的过电流事件如图4所示。

当两个输出短路在一起时，电流路径为通过检测电阻。消隐时间后（ $\approx 1\mu s$ ）到期，感应电阻电压超过其跳闸值，由于存在的过电流状况。这会导致司机进入一个固定的关闭时间周期。在固定的关闭时间过后，司机重新打开并重复该过程。在这种情况下，司机完全免受过电流事件的影响，但不足是重复的，其周期等于司机的固定停机时间。这种情况如图5所示。

如果驾驶员在混合衰减模式下工作，这是正常的由于大桥进入前期阶段，病房的方向，然后在消极的方向，由于由混合衰减功能执行的方向更改。这个如图6所示。在这两种情况下，过流电路都是保护驾驶员并防止损坏设备。

电荷泵（CP1和CP2）。电荷泵用于产生大于 V_{BB} 的栅极电源以驱动该电源源端FET门极。一个 $0.1\mu F$ 的陶瓷电容应该是连接在CP1和CP2之间。另外还有一个 $0.1\mu F$ 的陶瓷VCP和 V_{BB} 之间需要电容器，充当储存器用于操作高端FET门。

电容值应为2级电介质最大值的±15%或公差R，根据EIA（电子工业联盟）规格。

V_{REG} （VREG）。这个内部产生的电压用于操作，吃电流端FET输出。 V_{REG} 引脚必须解耦用 $0.22\mu F$ 的陶瓷电容器接地。 V_{REG} 在内部监控。在出现故障的情况下，FET的FET输出A4984被禁用。



电容值应为2级电介质最大值的 $\pm 15\%$
或公差R，根据EIA（电子工业联盟）
规格。

启用输入 (\overline{E})
FET输出。当设置为逻辑高电平时，输出被禁用。
当设置为逻辑低电平时，内部控制使能输出
按要求。翻译器输入STEP, DIR和MSx，以及
内部排序逻辑，全部保持活动，独立于
 \overline{E} 输入状态。

关掉。在发生故障时，超温（超过 T_J ）
或欠压（VCP）时，A4984的FET输出为
禁用，直到故障条件被删除。在开机时，
UVLO（欠压闭锁）电路禁用FET输出
并将翻译器重置为主页状态。

睡眠模式 ($\overline{S} = \overline{P}$)。最大限度地降低功耗
当电机不使用时，该输入禁用了大部分电机
内部电路包括输出FET，电流调节器，
和电荷泵。S
进入睡眠模式。逻辑高允许正常操作，以及
启动（此时A4984将电机驱动到家中
微步位置）。当从睡眠模式出现时，按顺序
以使电荷泵稳定，提供1 ms的延迟
然后发出Step命令。

混合衰变操作。这座桥可以混合使用
衰减模式，取决于步骤顺序，如图所示。
从8点到11点。当达到旅行点时，A4984开始
进入快速衰减模式的时间为关闭时间的31.25%， t_{OFF} 。
之后，它将切换到慢速衰减模式
关闭。该功能的时序图如图7所示。

同步整流。当PWM关闭周期是
由内部固定关闭时间周期触发，负载电流重新恢复。
按照控制逻辑选择的衰减模式进行。
这个同步整流功能打开适当的
电流衰减期间的FET，并有效短路人体
具有低FET RDS (ON) 的二极管。这减少了功耗
显著，并且可以消除对外部肖特基的需要
二极管在许多应用中。同步整流关闭
当负载电流接近零 (0 A) 时，防止反转
的负载电流。








图4. 短暂对地事件

图5. 负载短路 ($OUTxA \rightarrow OUTxB$)
慢衰减模式图6. 短路负载 ($OUTxA \rightarrow OUTxB$)
混合衰减模式



符号	特性
关掉	设备固定关闭时间
我 PEAK	最大输出电流
t SD	慢衰减间隔
t FD	快速衰减间隔
我 OUT	设备输出电流



图7. 电流衰减模式时序图

应用布局



布局 印刷电路板应该使用厚重的接地板，平面。为了获得最佳的电气和热性能，A4984必须直接焊接到电路板上。在A4984封装的一面是一个裸露的焊盘，它提供了一个增强散热的路径。导热垫应该是直接焊接到PCB上的暴露表面。散热孔用于将热量传递给PCB的其他层。

为了尽量减少地面反弹和抵消的影响问题，重要的是要有一个低阻抗的单点地面，被称为星地，位置非常靠近设备。通过在焊盘和地平面之间建立连接直接在A4984下，该区域成为了理想的位置一个星球的地面点。低阻抗地将会阻止接地在大电流运行期间反弹并确保供电输入端的电压保持稳定。

两个输入电容应平行放置，并且尽可能靠近尽可能地连接到器件电源引脚。陶瓷电容器（C7）应该比大容量电容（C2）更接近引脚。这是必要的，因为陶瓷电容器将负责用于传递高频电流分量的意义。电阻RSx应该有一个非常低阻抗的接地路径，因为他们必须在支持的同时运载大量电流。通过电流检测比较器进行精确的电压测量。较长的接地痕迹会造成额外的电压下降，反过来影响比较器准确测量的能力。电流在绕组中。SENSEx引脚的走线非常短直接连接到RSx电阻和非常厚的低阻抗走线到设备下方的恒星地面。如果可能的话，应该在感测电路上不是其他组件。




ES包的配置如图所示



LP 封装的典型应用和电路布局
万联芯城
www.wlxmall.com

引脚电路图



万联芯城

www.wlxmall.com




图8. 全步增量的衰减模式




图9. 用于半步增量的衰减模式




图10. 四分之一步增量的衰减模式





图11. 第八步增量的衰减模式

表2. 步骤排序设置

家庭微步位置在步角45°; DIR = H

充分步#	半步#	1/4步#	1/8步#	阶段1当前[% ItripMax (%)]	阶段2当前[% ItripMax (%)]	步角度(°)	充分步#	半步#	1/4步#	1/8步#	阶段1当前[% ItripMax (%)]	阶段2当前[% ItripMax (%)]	步角度(°)
	1	1	2	100.00	0.00	0.0		五	9	17	-100.00	0.00	180.0
				99.52	9.80	5.6					-99.52	-9.80	185.6
			2	98.08	19.51	11.3				18	-98.08	-19.51	191.3
				95.69	29.03	16.9					-95.69	-29.03	196.9
	2	3	3	92.39	38.27	22.5			10	19	-92.39	-38.27	202.5
				88.19	47.14	28.1					-88.19	-47.14	208.1
			4	83.15	55.56	33.8				20	-83.15	-55.56	213.8
				77.30	63.44	39.4					-77.30	-63.44	219.4
1	2	3	五	70.71	70.71	45.0	3	6	11	21	-70.71	-70.71	225.0
				63.44	77.30	50.6					-63.44	-77.30	230.6
			6	55.56	83.15	56.3				22	-55.56	-83.15	236.3
				47.14	88.19	61.9					-47.14	-88.19	241.9
	4	7	7	38.27	92.39	67.5			12	23	-38.27	-92.39	247.5
				29.03	95.69	73.1					-29.03	-95.69	253.1
			8	19.51	98.08	78.8				24	-19.51	-98.08	258.8
				9.80	99.52	84.4					-9.80	-99.52	264.4
	3	五	9	0.00	100.00	90.0		7	13	25	0.00	-100.00	270.0
				-9.80	99.52	95.6					9.80	-99.52	275.6
			10	-19.51	98.08	101.3				26	19.51	-98.08	281.3
				-29.03	95.69	106.9					29.03	-95.69	286.9
	6	11	11	-38.27	92.39	112.5			14	27	38.27	-92.39	292.5
				-47.14	88.19	118.1					47.14	-88.19	298.1
			12	-55.56	83.15	123.8				28	55.56	-83.15	303.8
				-63.44	77.30	129.4					63.44	-77.30	309.4
2	4	7	13	-70.71	70.71	135.0	4	8	15	29	70.71	-70.71	315.0
				-77.30	63.44	140.6					77.30	-63.44	320.6
			14	-83.15	55.56	146.3				三十	83.15	-55.56	326.3
				-88.19	47.14	151.9					88.19	-47.14	331.9
	8	15	15	-92.39	38.27	157.5			16	31	92.39	-38.27	337.5
				-95.69	29.03	163.1					95.69	-29.03	343.1
			16	-98.08	19.51	168.8				32	98.08	-19.51	348.8
				-99.52	9.80	174.4					99.52	-9.80	354.4

引脚图




终端列表表


名称	数			描述
	ES	ET *	唱片	
CP1	4	7	1	电荷泵电容器端子
CP2	五	8	2	电荷泵电容器端子
DIR	17	20	14	逻辑输入
启用	2	五	23	逻辑输入
GND	3, 16	6, 19	13, 24	地面
MS1	8	11	五	逻辑输入
MS2	9	12	6	逻辑输入
NC	-	2,4,21,23, 26日, 28日, 29日, 31日		无连接
OUT1A	21	27	18	DMOS全桥1输出A
OUT1B	18	24	15	DMOS全桥1输出B
OUT2A	22	三十	19	DMOS全桥2输出A
OUT2B	1	1	22	DMOS全桥2输出B
REF	15	18	12	Gm 参考电压输入
重启	10	13	7	逻辑输入
ROSC	11	14	8	计时集
SENSE1	20	25	17	桥1的检测电阻端子
SENSE2	23	32	20	桥2的检测电阻端子
睡觉	12	15	9	逻辑输入
步	14	17	11	逻辑输入
VBB1	19	22	16	负载供电
VBB2	24	3	21	负载供电
VCP	6	9	3	油藏电容器端子
VDD	13	16	10	逻辑供应
VREG	7	10	4	稳压器解耦端子
垫	-	-	-	裸露焊盘增强散热*

* GND引脚必须通过连接到设备下的PAD接地层从外部连接在一起。


ES封装，带裸露散热垫的24引脚QFN



ET封装，带接触散热垫的32触点QFN



LP封装，带裸露散热垫的24引脚TSSOP封装



版权所有©2008-2010, Allegro MicroSystems, Inc.

这里描述的产品是根据一项或多项美国专利或正在申请的美国专利制造的。

Allegro MicroSystems, Inc.保留不时根据详细规格制定的细节规格的权利,
可以改进其产品的性能,可靠性或可制造性.在下订单之前,请提醒用户确认
依赖的信息是最新的.

Allegro产品不得用于生命支持设备或系统,如果Allegro产品的故障可合理预期导致
该生命支持设备或系统失效,或影响该设备或系统的安全性或有效性.

这里包含的信息被认为是准确和可靠的.但是, Allegro MicroSystems, Inc.对其使用不承担任何责任;
也不对任何可能因其使用而导致的专利或其他第三方权利的侵权行为负责.

有关本文档的最新版本,请访问我们的网站:

www.allegromicro.com